IEEE rivede JTAG nel nome del risparmio

Pubblicato il 12 luglio 2013

IEEE ha rivisto IEEE 1.149,1-2013 “Standard for TestAccessPort and Boundary-Scan Architecture”, conosciuta come “JTAG”, per “Joint Test Action Group.”
Questa revisione ha lo scopo di ridurre drasticamente i costi dell’industria dell’elettronica, consentendo il riutilizzo attraverso tutte le fasi del ciclo di vita del prodotto.

La revisione della IEEE 1149.1, il primo per lo standard dal 2001, permette, per esempio, il trasferimento del supporto informatico dal progettista IP ai progettisti di IC e, a sua volta, per i progettisti di circuiti stampati (PCB), riducendo la catena. Il risparmio sui costi per l’industria elettronica che IEEE 1.149,1-2013 è destinato a sbloccare fondi stimati in miliardi di dollari.



Contenuti correlati

  • Nuovi finanziamenti per Agile Analog

    La start-up di Cambridge Agile Analog, specializzata in blocchi funzionali IP analogici, ha annunciato di aver ottenuto un nuovo finanziamento da 19 milioni di dollari grazie a OMERS Ventures con il supporto degli attuali investitori Delin Ventures,...

  • Tecnologia BCD: assegnata a STMicroelectronics la prestigiosa Milestone IEEE

    Nel corso di una cerimonia live/virtuale tenuto presso lo stabilimento di Agrate Brianza, STMicroelectronics ha annunciato che IEEE (Institute of Electrical and Electronics Engineering) ha conferito alla Società una Milestone per il suo lavoro rivoluzionario nella tecnologia di processo...

  • Ahmed Ali di Analog Devices è stato nominato IEEE Fellow

    Ahmed Ali, Technology Fellow di Analog Devices, è stato nominato IEEE Fellow, qualifica riconosciuta per la sua leadership nella progettazione e nella calibrazione di convertitori analogico-digitali ad alta velocità. L’IEEE (Institute of Electrical and Electronics Engineers) è...

  • Cadence annuncia la disponibilità della prima IP di verifica PCI Express 5.0

    Cadence Design Systems annuncia la disponibilità della prima Verification IP (VIP) del settore a supporto della nuova architettura PCI Express  (PCIe) 5.0. La VIP Cadence incorpora la tecnologia TripleCheck, la quale consente ai progettisti di system-on-chip (SoC)...

  • Lauterbach: TRACE32 anche per core RISC-V

    Lauterbach e SiFive, il fornitore fabless di semiconduttori personalizzati, hanno annunciato la disponibilità del tool TRACE32 di Lauterbach per il debug dei core IP RISC-V E31 ed E51 di SiFive, basati sull’architettura ISA RISC-V. Il supporto di...

  • Cadence fornisce IP per applicazioni automotive

    Cadence Design Systems annuncia un ampio portafoglio di soluzioni d’interfaccia Cadence e di soluzioni IP di Denali per applicazioni automobilistiche a supporto del processo avanzato FinFET Compact da 16nm (16FFC) di TSMC. Grazie alla vasta gamma di...

  • embedded world 2014 – JTAG Technologies

    JTAG Technologies BV (padiglione 4, stand 619), espone a embedded world 2014, 25-27 febbraio, Norimberga, diverse novità, fra cui JTAGLive Studio e JTAGLive CoreCommander. Il primo è un package completo di tool che permette ai progettisti e agli ingegneri...

  • Cadence cede la gamma Panta ad ARM

    Cadence vende la gamma di visualizzazione Panta core controller per semiconduttori IP ad ARM Holdings. Nonostante Cadence abbia sviluppato la sua posizione in ambito Ip, con l’acquisizione di Tensilica, oggi ha accettato di lasciare andare Panta ad...

  • Cadence apre le porte all’IP Business di Evatronix

    Cadence Design Systems ha completato l’acquisto della sezione IP Business di Evatronix. La società che ha sede in Polonia va così a rafforzare il portafoglio di Cadence. In particolare, Evatronix offre un portafoglio che include USB 2.0/3.0...

  • Cadence acquista il business IP di Evatronix

    Durante il recente CDNLive che si è tenuto a Monaco di Baviera Cadence Design Systems ha annunciato l’acquisizione del business IP (Intellectual Property) di Evatronix, azienda polacca specializzata nello sviluppo di IP per controllori di memoria, display, USB...

Scopri le novità scelte per te x