IEEE rivede JTAG nel nome del risparmio
IEEE ha rivisto IEEE 1.149,1-2013 “Standard for TestAccessPort and Boundary-Scan Architecture”, conosciuta come “JTAG”, per “Joint Test Action Group.”
Questa revisione ha lo scopo di ridurre drasticamente i costi dell’industria dell’elettronica, consentendo il riutilizzo attraverso tutte le fasi del ciclo di vita del prodotto.
La revisione della IEEE 1149.1, il primo per lo standard dal 2001, permette, per esempio, il trasferimento del supporto informatico dal progettista IP ai progettisti di IC e, a sua volta, per i progettisti di circuiti stampati (PCB), riducendo la catena. Il risparmio sui costi per l’industria elettronica che IEEE 1.149,1-2013 è destinato a sbloccare fondi stimati in miliardi di dollari.
Contenuti correlati
-
Socionext introduce ADC e DAC per trasmettitori e ricevitori 5G Direct RF
Socionext ha annunciato una nuova soluzione PHY per convertitori di dati Direct RF ad alta velocità. Questa è la più recente di una serie di IP per sistemi transceiver avanzati per infrastrutture di rete 3GPP 5GNR/LTE e...
-
Le comunicazioni nei sistemi embedded IoT ESP32
In questo articolo verrà fornita una panoramica sulle comunicazioni dei sistemi embedded IoT attraverso la descrizione dei protocolli standard di comunicazione e di un sistema embedded IoT rappresentato dalla scheda di sviluppo ESP32 DevkitC costituita dal modulo...
-
Un’interfaccia aperta per una diagnostica dei veicoli più efficiente
Hella Gutmann, una delle più importanti aziende nel settore della diagnostica dei veicoli, ha deciso di sfruttare il know-how acquisito da Kontron per tenere il passo con l’evoluzione dei requisiti di comunicazione delle principali Case automobilistiche Leggi l’articolo...
-
Una nuova soluzione IP LPDDR5X a 8533 Mbps da Cadence
Cadence Design Systems ha annunciato la disponibilità della sua nuova soluzione IP per memorie LPDDR5X. Questa interfaccia di memoria LPDDR5X ottimizzata per operare a 8533Mbps è -sottolinea Cadence- fino al 33% più veloce rispetto alla precedente generazione...
-
Nuovi finanziamenti per Agile Analog
La start-up di Cambridge Agile Analog, specializzata in blocchi funzionali IP analogici, ha annunciato di aver ottenuto un nuovo finanziamento da 19 milioni di dollari grazie a OMERS Ventures con il supporto degli attuali investitori Delin Ventures,...
-
Tecnologia BCD: assegnata a STMicroelectronics la prestigiosa Milestone IEEE
Nel corso di una cerimonia live/virtuale tenuto presso lo stabilimento di Agrate Brianza, STMicroelectronics ha annunciato che IEEE (Institute of Electrical and Electronics Engineering) ha conferito alla Società una Milestone per il suo lavoro rivoluzionario nella tecnologia di processo...
-
Ahmed Ali di Analog Devices è stato nominato IEEE Fellow
Ahmed Ali, Technology Fellow di Analog Devices, è stato nominato IEEE Fellow, qualifica riconosciuta per la sua leadership nella progettazione e nella calibrazione di convertitori analogico-digitali ad alta velocità. L’IEEE (Institute of Electrical and Electronics Engineers) è...
-
Cadence annuncia la disponibilità della prima IP di verifica PCI Express 5.0
Cadence Design Systems annuncia la disponibilità della prima Verification IP (VIP) del settore a supporto della nuova architettura PCI Express (PCIe) 5.0. La VIP Cadence incorpora la tecnologia TripleCheck, la quale consente ai progettisti di system-on-chip (SoC)...
-
Lauterbach: TRACE32 anche per core RISC-V
Lauterbach e SiFive, il fornitore fabless di semiconduttori personalizzati, hanno annunciato la disponibilità del tool TRACE32 di Lauterbach per il debug dei core IP RISC-V E31 ed E51 di SiFive, basati sull’architettura ISA RISC-V. Il supporto di...
-
Cadence fornisce IP per applicazioni automotive
Cadence Design Systems annuncia un ampio portafoglio di soluzioni d’interfaccia Cadence e di soluzioni IP di Denali per applicazioni automobilistiche a supporto del processo avanzato FinFET Compact da 16nm (16FFC) di TSMC. Grazie alla vasta gamma di...