I prodotti di Mathworks, Matlab e Simulink, possono contare su una serie di nuovi tool per facilitare il compito ai progettisti e ridurre i tempi di sviluppo; due elementi molto importanti visto anche l’aumento della complessità dei sistemi attuali, soprattutto per la parte legata alla alle comunicazioni e la riduzione dei tempi disponibili per lo sviluppo dei progetti.
I segmenti di mercato interessati dalle novità sono essenzialmente quelli inerenti le comunicazioni wireless e l’elaborazione dei segnali, lo sviluppo con FPGA e processori embedded e la generazione di codice VDHL. Una prima novità è costituita dal supporto dei prodotti Mathworks per l’ambiente integrato di sviluppo Eclipse (IDE) per embedded Linux e per il processore Cortex-A8 di ARM.
In questo modo si può generare del codice in modo automatico in base al target, ma anche l’analisi delle prestazioni in tempo reale e la verifica del codice C. Una ulteriore novità è il supporto per la generazione di componenti SystemC TLM 2.0 da parte di EDA Simulator Link.
Per i sistemi di comunicazione wireless c’è SimRF, un prodotto per Simulink che permette di semplificarne il progetto e la verifica. Grazie a questo tool, che integra le funzioni dell’RF Blockset, gli sviluppatori possono realizzare delle simulazioni realistiche già nelle prime fasi dello sviluppo di un progetto, riducendo i rischi di correzioni tardive con tutti i costi che sono solitamente legati a questo tipo di interventi.
È possibile dividere i sistemi wireless in sottosistemi RF, baseband digitale e analogici. La simulazione di vari tipi di interferenza è ottenuta grazie al supporto di segnali RF multifrequenza. Per la simulazione è stato adottato il metodo di inviluppo e bilanciamento armonico in Simulink. A questo si aggiunge la disponibilità di un libreria di componenti per facilitare la modellazione dei sistemi RF. Il prodotto consente anche di realizzare delle rappresentazioni di ricetrasmettitori RF tramite il supporto di componenti multiporta.
Un altro aggiornamento per Simulink riguarda HDL Coder. In pratica, partendo da modelli di Simulink, permette di generare automaticamente VHDL e Verilog, con le stime per quanto riguarda l’utilizzo delle risorse hardware, oltre a evidenziare eventuali percorsi critici del modello e migliorare il supporto delle iterazioni di progetto. A questo si aggiunge il tool FPGA Workflow Advisor che permette di automatizzare la sintesi per componenti di Altera e Xilinx.
Possono contare ora su oltre 250 algoritmi Communication Blockset, Signall Processing Blockset e video and Image Processing Blockset. Gli algoritmi sono disponibili come oggetti di sistema in Matlab, in modo da semplificarne progettazione e riuso.