Con l’adozione di opportune strategie è possibile ridurre la dissipazione di potenza sia statica sia dinamica negli FPGA realizzati con geometrie da 65 nm, a fronte di un aumento delle prestazioni rispetto ad analoghi componenti realizzati con tecnologie da 90 nm.