CDNLive 2019: intelligenza artificiale e machine learning al centro della scena

Monaco di Baviera – Numerose le novità presentate a CDNLive2019, il tradizionale appuntamento di Cadence Design Systems che vede riuniti utenti, sviluppatori ed esperti con l’obiettivo di individuare le tecnologie migliori per creare prodotti sempre più innovativi. Le parole d’ordine: intelligenza artificiale, machine learning, big data e approccio multi-fisico. Dopo i keynote di Tom Beckley, vicepresidente senior e direttore generale, Custom IC & PCB Group di Cadence e Hans Adlkofer, vice president system group, Automotive, Infineon, si sono succedute oltre 100 presentazioni tecniche su ogni genere di argomento, dal machine learning, cloud e automotive alla progettazione di nodi avanzati e segnali misti. Nel corso della conferenza stampa per i giornalisti Craig Cochram, Vice president corporate marketing di Cadence ha delineato le strategie della società per una “progettazione di sistemi intelligenti”. Strategia che si basa su “tre building block”: eccellenza nella progettazione, innovazione a livello di sistema (per espandersi in nuovi domini) e intelligenza pervasiva.

Machine learning: un esempio concreto
Tra le novità di maggior spicco presentate da segnalare la piattaforma di verifica formale Cadence JasperGold di terza generazione. La nuova piattaforma JasperGold rappresenta l’ultima fase del miglioramento continuo dell’algoritmo proof-solver e dell’orchestrazione. Quest’ultima piattaforma incorpora la Smart Proof Technology migliorando la produttività di verifica per tutte le app JasperGold. L’apprendimento automatico viene utilizzato per selezionare e parametrizzare i risolutori e per consentire prove formali più veloci al primo tentativo. Inoltre, l’apprendimento automatico viene utilizzato per ottimizzare le esecuzioni successive per i test di regressione, sia locali che a livello cloud. Grazie alla tecnologia Smart Proof, le prove formali accelerano fino a 4 volte mentre i cicli di regressione accelerano fino a 6 volte.
Scalabilità di progettazione avanzata
Considerando l’aumento di dimensioni e di complessità dei moderni progetti SoC, il processo di compilazione definisce la dimensione massima del progetto e le risorse di calcolo necessarie per avviare l’analisi formale. Rispetto a un anno fa, la piattaforma JasperGold aggiornata offre oltre una capacità di compilazione di design due volte superiore con una riduzione media del 50% dell’utilizzo della memoria durante la compilazione. Inoltre, gli utenti possono scalare efficacemente la capacità di progettazione attraverso tecnologie di compilazione parallele avanzate che utilizzano in modo ottimale le risorse di calcolo disponibili ed eseguendo le prove formali nel Cloud.
Miglioramenti del sign-off formale
Le nuove tecnologie di copertura formale offerte dalla piattaforma consentono agli utenti di eseguire il signoff dell’IP direttamente all’interno della piattaforma JasperGold. Queste nuove tecnologie di signoff formale includono una migliore accuratezza di proof-core, nuove tecniche per ottenere una copertura significativa dalla ricerca di bug profondi e nuove viste per l’analisi della copertura formale. Insieme, queste caratteristiche offrono metriche di copertura formali di qualità “signoff” e consentono la chiusura di verifica multi-engine, a livello di chip.
La piattaforma di verifica formale JasperGold, parte della Cadence Verification Suite, offre una copertura completa nell’ambito della piattaforma di sign-off metric-driven vManager, che combina i risultati formali di JasperGold con le metriche di simulazioni di Xcelium e l’emulazione di Palladium per accelerare la chiusura complessiva della verifica. Il tutto supporta la strategia di System Design Enablement dell’azienda, che consente alle società di sistemi e semiconduttori di creare prodotti finali completi e differenziati in modo più efficiente. La Cadence Verification Suite comprende i migliori core engine JasperGold, Xcelium, Palladium e Protium, strutture tecnologiche e soluzioni di verifica che aumentano la qualità e la produttività del progetto indirizzando i requisiti di verifica per un’ampia varietà di applicazioni e segmenti verticali.

Filippo Fossati

Contenuti correlati

• 
  Cadence ha ampliato il supporto per lo standard 3Dblox 2.0

  Cadence Design Systems ha annunciato la disponibilità di nuovi flussi di prototipazione di sistema basati sulla piattaforma Cadence Integrity 3D-IC in grado di supportare lo standard 3Dblox 2.0. I flussi sono stati inoltre ottimizzati per tutte le...
• 
  Cadence amplia il portafoglio IP per il processo TSMC N3E

  Cadence Design Systems ha ampliato la sua offerta di IP di progettazione estendendola al processo a 3 nm di TSMC (N3E). Queste soluzioni mettono a disposizione dei clienti un’ampia gamma di IP di memoria e interfacce ad...
• 
  Virtuoso Studio Cadence supporta i flussi di riferimento RF e mmWave per i processi di TSMC

  Cadence Design Systems ha collaborato con TSMC per integrare la nuova versione di Virtuoso Studio nei flussi di riferimento N16 mmWave e N6RF di TSMC. La società ha anche annunciato il supporto aggiuntivo per il flusso di...
• 
  Cadence presenta l’ottava generazione della piattaforma Tensilica Xtensa LX

  Cadence Design Systems ha presentato Xtensa LX8, l’ottava generazione della piattaforma Tensilica Xtensa LX. Il processore Xtensa LX8 offre nuove funzionalità progettate per soddisfare le crescenti necessità di prestazioni a livello di sistema e i requisiti per...
• 
  Cadence amplia la collaborazione con Samsung Foundry

  Cadence Design Systems ha esteso la sua collaborazione con Samsung Foundry per accelerare lo sviluppo dei progetti 3D-IC per applicazioni di nuova generazione come per esempio l’elaborazione hyperscale, 5G, AI, IoT e dispositivi mobili. Quest’ultima collaborazione prevede...
• 
  Cadence e TSMC collaborano per accelerare l’innovazione delle applicazioni radar, 5G e wireless

  Cadence Design Systems ha collaborato con TSMC per l’ottimizzazione della piattaforma Cadence Virtuoso per il flusso di riferimento di progettazione mmWave a 79 GHz su processo N16 di TSMC. Grazie a questo sviluppo, i clienti comuni hanno...
• 
  Cadence ha annunciato EMX Designer

  Il nuovo ambiente EMX Designer di Cadence Design Systems offre una tecnologia di sintesi e ottimizzazione per dispositivi passivi in grado di fornire in tempi brevissimi celle parametriche (PCell) “design rule check-clean” (DRC-clean) e accurati modelli elettromagnetici...
• 
  Cadence Verisium migliora la produttività dei processi di debug di Renesas

  Cadence Design Systems ha annunciato che Renesas ha implementato la nuova piattaforma di verifica guidata da intelligenza artificiale (AI) Cadence Verisium, grazie alla quale il produttore di componenti ha notevolmente migliorato la capacità di debug, riducendo il...
• 
  Una nuova soluzione IP LPDDR5X a 8533 Mbps da Cadence

  Cadence Design Systems ha annunciato la disponibilità della sua nuova soluzione IP per memorie LPDDR5X. Questa interfaccia di memoria LPDDR5X ottimizzata per operare a 8533Mbps è -sottolinea Cadence- fino al 33% più veloce rispetto alla precedente generazione...
• 
  Cadence aumenta la velocità di ottimizzazione e signoff full-chip

  La nuova soluzione Cadence Certus di Cadence Design Systems è stata concepita per risolvere i problemi di complessità e di dimensioni della progettazione chip-level e può migliorare i livelli di produttività fino a 10 volte rispetto alle...