L’IP di progettazione Cadence Design Systems supporta le tecnologie di processo 16FFC e 28HPC+ di TSMC.
Cadence ha infatti annunciato l’aggiornamento delle sue interfacce di comunicazione SerDes ad alta velocità e a bassa latenza delle soluzioni IP di memoria Denali DDR per supportare le tecnologie di processo FinFET Compact (16FFC) a 16nm e HPC Plus (28HPC+) a 28nm di TSMC.
Queste soluzioni di progettazione IP per i processi 16FFC e 28HPC+ di TSMC permettono di contribuire alla riduzione del time to market dei clienti impegnati nello sviluppo di sistemi-on-chip (SoC) avanzati.