Cadence Design Systems ha introdotto importanti migliorie nella sua piattaforma di progettazione per custom IC Cadence Virtuoso
Tali migliorie permettono di potenziare le attività di progettazione a livello di IC e di sistema. Gli aggiornamenti riguardano quasi tutti i prodotti Virtuoso e mettono a disposizione degli ingegneri di sistema un ambiente robusto e un vasto ecosistema per sviluppare, implementare e analizzare chip, package, schede e sistemi complessi.
Piattaforma avanzata di Virtuoso System Design
Alcuni degli aggiornamenti più importanti relativi a Virtuoso 2018 riguardano le capacità della pluripremiata piattaforma di progettazione introdotta l’anno scorso. L’aggiornamento di Virtuoso System Design Platform consente agli ingegneri di modificare e analizzare in modo ottimizzato i sistemi eterogenei più comple ssi. La nuova proposta mette a disposizione dei progettisti di package, di prodotti fotonici, di IC analogici e di componenti RF l’opportunità di lavorare su un’unica piattaforma utilizzando l’intera gamma di affidabili applicazioni di progettazione dell’ambiente Virtuoso.
Cuore del nuovo sistema è un insieme di tecnologie che consentono di apportare simultaneamente le modifiche nell’ambito di molteplici design kit e di tecnologie di processo. La piattaforma offre inoltre un’interoperabilità ottimizzata con la tecnologia Cadence SiP Layout e con il portafoglio di tecnologie di analisi Sigrity™, mettendo a disposizione un set completo di tool capace di coprire uno spettro di esigenze che si estende dal chip alla scheda.
Layout e progettazione su nodi avanzati
In questa versione della piattaforma Virtuoso, Cadence ha incorporato metodologie innovative per nodi avanzati che velocizzano i progetti realizzati su tecnologie di processo da 22 nm a 5 nm. Collaborando con fonderie all’avanguardia, partner e clienti dell’ecosistema, Cadence ha sviluppato una serie di soluzioni avanzate che gestiscono automaticamente le complessità dei processi attraverso metodologie innovative concepite per permettere agli ingegneri di concentrarsi sull’intento progettuale. Nella progettazione e nell’analisi dei circuiti, gli algoritmi statistici avanzati rivolti specificamente ai progetti FinFET permettono di individuare precocemente le variazioni a livello circuitale, riducendo il tempo di analisi del 20% circa.
Nella progettazione a livello di layout, un esclusivo sistema multi-grid astrae le regole complesse dei più recenti processi da 7nm e 5nm, consentendo al tempo stesso agli ingegneri di aumentare l’uso delle tecnologie di posizionamento e routing proprietarie. Il tutto consente di aumentare significativamente la produttività di progettazione del layout. Nei progetti a 7 nm destinati alla produzione, l’utilizzo di queste tecniche e le migliorie apportate alla metodologia avanzata riducono il carico di layout di oltre 3 volte.
Metodologie e automazione per progetti avanzati
Cadence ha introdotto numerose migliorie concepite per potenziare le funzioni di progettazione e di analisi analogica. Il throughput di simulazione di Virtuoso Analog Design Environment (ADE) è migliorato di 3 volte grazie alla maggiore integrazione con il Cadence Spectre® Circuit Simulator aumentando il throughput di simulazione e utilizzando tecniche di analisi avanzata per ridurre le iterazioni. Virtuoso ADE Verifier è stato potenziato con funzionalità uniche che consentono di centralizzare le specifiche elettriche inter-dominio in modo da semplificare del 30% circa le attività di adeguamento agli standard (ad esempio, ISO 26262).
Primo del suo genere, l’ambiente Virtuoso Layout sta evolvendo da un approccio electrically aware a un layout electrically e simulation-driven. Ciò è possibile grazie agli esclusivi set di tecnologie in-design che garantiscono l’integrità e le prestazioni del circuito. Il nuovo processo di layout basato sulla simulazione affronta molte delle sfide legate all’elettromigrazione (EM) e agli effetti parassiti tipici dei circuiti più critici e dei progetti ai nodi avanzati. Per aumentare l’automazione del layout, il nuovo ambiente introduce delle tecniche rivoluzionarie di configurazione e pianificazione gerarchica abbinate a nuove tecnologie di automazione del routing e del piazzamento che consentono di aumentare la produttività e il throughput, riducendo nel contempo i tempi di consegna del layout.
Una delle grandi sfide associate alla complessità dei chip più moderni è la divisione delle attività di layout tra vari team di progettazione. La piattaforma Virtuoso offre ora un’innovativa capacità di editing simultaneo in tempo reale che consente ai team di suddividere le attività di layout e di eseguire complesse esplorazioni what-if. Ciò è particolarmente utile nei processi di controllo delle regole di progettazione (DRC), di finishing dei chip e di routing manuale.
Grazie al layout con editing electrically-driven a livello di routing e di wire editing, alle funzioni di modifica di progetto in tempo reale e alle rivoluzionarie tecniche di pianificazione del design, Cadence stima che il nuovo ambiente è in grado di garantire un aumento di produttività anche del 50%.
“In Bosch progettiamo sistemi mission-critical dove l’alta affidabilità è la nostra principale preoccupazione. Abbiamo bisogno di strumenti EDA capaci di garantire alla nostra comunità di ingegneri le capacità necessarie per progettare, analizzare e strutturare in modo efficiente dei circuiti in grado di soddisfare i vincoli di affidabilità senza gravare sulla produttività complessiva del progettista”, ha affermato Göran Jerke, project manager senior di EDA, Bosch. “La nostra strica collaborazione con Cadence ha portato a innovazioni cruciali sia in termini di progettazione elettrica che di progettazione electrically-driven del layout “.