Cadence Design Systems ha ampliato la sua offerta di IP di progettazione estendendola al processo a 3 nm di TSMC (N3E). Queste soluzioni mettono a disposizione dei clienti un’ampia gamma di IP di memoria e interfacce ad alta velocità rivolta ai progetti più avanzati. In particolare, una soluzione particolarmente interessante è l’IP PHY SerDes 224G Long-Reach (224G-LR), già implementata con successo sul primo silicio. Questa IP infatti presenta un’architettura innovativa che fornisce una combinazione di velocità, portata ed efficienza energetica.
Il portafoglio comprende anche IP PHY SerDes 112G LR, SerDes PCI Express (PCIe) 6.0/5.0/4.0/3.0/2.0, 64G/32G multiprotocollo, IP Universal Chiplet Interconnect Express (UCIe), LPDDR5x/5/4x/4, DDR5/4/3 e GDDR7/6. L’Ip SerDes 224G/112G LR e DDR5 di Cadence è stata implementata con successo già al primo silicio. L’IP PCIe, SerDes 64G/32G multiprotocollo e l’IP LPDDR5x/5, GDDR7/6 e UCIe hanno invece raggiunto con successo la fase di tape-out all’inizio del 2023.