Cadence Design Systems ha annunciato la disponibilità di una nuova IP SerDes Long-Reach 56G su tecnologie di processo N7 e N6 di TSMC.
La connettività 56G è particolarmente importante per l’implementazione dell’infrastruttura 5G, sia in banda base che in sistemi radio remoti. Per soddisfare questo vasto mercato, Cadence ha ampliato il proprio portafoglio di SerDes PAM4 con un blocco IP SerDes Long-reach 56G su processi TSMC N7 e N6 che offre caratteristiche PPA (potenza, prestazioni e area) ottimizzate.
“Siamo lieti di vedere Cadence espandere le sue offerte PAM4 per includere il 56G ed estendere il supporto con le tecnologie di processo TSMC N7 e N6”, ha affermato Suk Lee, senior director of the Design Infrastructure Management Division di TSMC. “Questo sforzo congiunto che unisce le tecnologie di processo avanzate SerDes IP e TSMC di Cadence aiuterà i nostri clienti a rilasciare le loro innovazioni in silicio per le applicazioni emergenti di data center 5G e hyperscale”.
“Dopo essere stati i primi sul mercato nel 2019 con il SerDes 112G-LR silicon-proven su tecnologia TSMC 7nm, abbiamo ora ampliato la nostra offerta per includere il 56G-LR ottimizzato per PPA per soddisfare le esigenze di connettività dell’infrastruttura 5G e del mercato AI/ML. Questo nuovo SerDes 56G-LR basato su PAM4 si basa sulla collaudata tecnologia DSP multi-rate di Cadence “, ha affermato Rishi Chugh, vice president of product marketing, IP Group di Cadence. “La disponibilità dell’IP SerDes long-reach 56G di Cadence sui processi TSMC N7 e N6 accelera l’adozione e la distribuzione di reti cost-effective 100G e 400G.”