EON_631

EON EWS n . 631 - GIUGNO 2019 3 T ERZA P AGINA ancora attendere (come suc- cede oramai dal 2015). In ogni caso, che sia a 10 o 7 nm, o per quel vale a 5 o 3 nm (recente- mente Samsung ha annuncia- to di aver approntato l’EUV per il nodo da 5 nm), la gara per spremere prestazioni dalle nuo- ve generazioni di CPU, GPU e SoC sembra concentrarsi su un altro aspetto dell’architettura dei circuiti integrati. Un aspetto che le più recenti CPU di AMD hanno fatto entrare di diritto nei canali mainstream dei compu- ter desktop e laptop: la fram- mentazione in chiplet. Dopo decenni d’integrazione spinta di tutte le funzioni sullo stesso chip, i sempre più risicati ritor- ni in termini di prestazioni nel passaggio al nodo successivo hanno portato i progettisti a cer- care altre strade per migliorare le prestazioni e ridurre i costi di produzione degli IC. I chiplet rappresentano al tempo stesso un’involuzione e un’evoluzione dei processi produttivi di circuiti integrati. Sono un’involuzione perché invertono il trend d’in- tegrazione monolitica di tutte le funzioni su un singolo chip che ha caratterizzato la tecnologia microelettronica dal concepi- mento del primo circuito inte- I l Computex di quest’anno si è contraddistinto per il ritorno in auge di un’ AMD rampante. L’eterna rivale di Intel , rinvigo- rita dalla nuova offerta di CPU di classe Ryzen, ha dimostrato – stando ai benchmark mostrati dal CEO Lisa Su – di poter dare del filo da torcere al gigante di Santa Clara come non succe- deva da decenni. Parte del ritro- vato successo di AMD va con- diviso con la fonderia taiwanese TSMC che è riuscita ad affinare il proprio processo da 7 nm (in grado di ottenere una densità di 84 milioni di transistor per millimetro quadrato) quando Intel stava ancora lottando con i problemi di resa del nodo da 10 nm (che può comunque rag- giungere densità superiori: fino a 103 milioni di transistor per millimetro quadrato). Numerosi chip realizzati con il proces- so da 7 nm di TSMC avevano raggiunto il mercato già l’anno scorso, in un testa a testa tra Huawei e Apple con i rispetti- vi chip Kirin 980 e A12 Bionic. Al Computex, Intel ha solo pre- sentato i primi processori Ice Lake a 10 nm, ma sembra che la produzione in massa si farà grato nel 1958; sono un’evolu- zione, invece, del concetto di modulo multi-chip (MCM) che ha preso piede da quando anni or sono è stato necessario ri- vedere al ribasso le previsioni di crescita delle leggi di Moore e di Lennard. In sostanza, visti gli elevati costi e i problemi di resa dei wafer contenenti die di grandi dimensioni, si prefe- risce suddividere quello che una volta sarebbe stato un chip monolitico in una composizio- ne di unità funzionali (i chiplet) che possono essere realizzate ciascuna con il processo più conveniente. I vantaggi di que- sto approccio sono molteplici: per cominciare, solo i blocchi che subiscono netti migliora- menti con la miniaturizzazione possono essere realizzati con i costosi processi a 10 o 7nm, ed è anche possibile utilizzare materiali differenti (Si, SiGe, GaN, GaAs, InP…) a secon- da della particolare funzione da implementare ; l’approccio modulare rende poi possibile creare nuove iterazioni di pro- dotto riprogettando porzioni selezionate del sistema inte- grato, mentre aziende fabless che possono specializzarsi nel- la produzione di blocchi IP da cedere ai grandi produttori. Il ricorso ai chiplet permette inol- tre di contenere i costi aumen- tato la resa per via di semplici considerazioni geometriche: da un lato la suddivisione fine della superficie del wafer per- mette di ridurre gli scarti margi- nali, mentre dall’altro il più alto numero di die ricavabili rende meno drastiche le perdite per difetti superficiali. Selezionan- do opportunamente i migliori die per ogni sotto-unità diven- ta infine possibile assemblare sistemi ultraperformanti (con relativo margine di guadagno) ben al di là delle possibilità con- cesse da un approccio mono- litico. L’integrazione dei chiplet avviene tipicamente attraverso uno strato comune, l’ interpo- ser , che realizza le connessioni tra i vari sottosistemi. Si tratta di un substrato che, nel caso di interposer completamente passivo, contiene solo le me- talizzazioni necessarie a rea- lizzare i collegamenti e che per questo motivo è assai meno suscettibile alla presenza di di- fetti sul wafer. Anche nel caso in cui l’ interposer sia (minima- mente) attivo e integri i compo- nenti per il routing dei segnali, la resa può essere mantenuta ad alti livelli rendendo economi- camente vantaggiosa la fram- mentazione in chiplet. AMD e Intel hanno sviluppato diverse tecnologie d’interconnessione e interfacce di comunicazione che nel prossimo futuro potreb- bero evolvere in uno standard comune, come auspicato dal progetto CHIP (Common He- teregeneous Integration and IP Reuse Strategies) nel quale l’agenzia statunitense Darpa ha investito 1,5 miliardi di dol- lari. Tutto lascia pensare che i chiplet siano qui per rimanere. Giunti ai confini delle leggi di Moore e Dennard, si guarda ai chiplet per aumentare la resa e le prestazioni delle prossime generazioni di CPU, GPU e SoC M ASSIMO G IUSSANI Chiplet sulla rampa di lancio