EON_630

EON EWS n . 630 - MAGGIO 2019 21 il 20% più elevate rispetto agli altri diodi SiC nei test UIS (Unclamped Inductive Switching) che misurano quanto i dispositivi resistano al degrado o a guasti pre- maturi in condizioni di valan- ga (ovvero quando un picco di tensione supera la tensio- ne di rottura del dispositivo). I MOSFET SiC di Microchip in questi test di robustez- za superano anche analo- ghe alternative disponibili sul mercato, evidenziando un’eccellente schermatura dell’ossido di gate e una ele- vata integrità di canale con una scarsa degradazione dei parametri durante il ciclo di vita anche dopo 100.000 cicli RUIS (Repetitive UIS). Un supporto ampio e articolato Microchip è uno dei pochi fornitori a poter offrire una gamma di soluzioni sia al silicio sia SiC discrete e moduli. I prodotti dell’azienda sono ideali per le esigenze del crescente numero di si- stemi EV tra cui stazioni di ricarica esterne, caricabat- terie integrati, convertitori DC-DC e soluzioni di con- trollo propulsione/trazione. I nuovi dispositivi SiC sono supportati dalla consolidata prassi di obsolescenza gui- data dai clienti Microchip, che garantisce che i dispo- sitivi continueranno a esse- re prodotti fino a quando i clienti ne avranno bisogno. L’ampio portfolio SiC è sup- portato da una gamma di modelli SiC SPICE, schemi di riferimento per la scheda driver SiC ed un progetto di riferimento Power Factor Correction (PFC) Vienna. Tutti i prodotti SiC dell’azien- da sono disponibili in quan- tità per volumi di produzione insieme alle relative offerte di supporto. Per i MOSFET SiC e i diodi SiC sono dispo- nibili diverse opzioni die e package. alla tecnologia Smart Proof, le prove formali accelerano fino a 4 volte mentre i cicli di regressione accelerano fino a 6 volte. Scalabilità di progettazione avanzata Considerando l’aumento di dimensioni e di complessità dei moderni progetti SoC, il processo di compilazio- ne definisce la dimensione massima del progetto e le risorse di calcolo necessa- rie per avviare l’analisi for- male. Rispetto a un anno fa, la piattaforma Jasper- Gold aggiornata offre una capacità di compilazione di design due volte superiore con una riduzione media del 50% dell’utilizzo della memoria durante la compi- lazione. Inoltre, gli utenti possono scalare efficacemente la capacità di progettazio- ne attraverso tecnologie di compilazione parallele avanzate che utilizzano in modo ottimale le risorse di calcolo disponibili ed ese- guendo le prove formali nel Cloud. T ra le novità di maggior spicco presentate a CDNLi- ve2019, il tradizionale ap- puntamento di Cadence Design Systems che vede riuniti utenti, sviluppatori ed esperti con l’obiettivo di indi- viduare le tecnologie miglio- ri per creare prodotti sempre più innovativi, da segnalare la piattaforma di verifica for- male Cadence JasperGold di terza generazione. La nuova piattaforma Jasper- Gold rappresenta l’ultima fase del miglioramento con- tinuo dell’algoritmo proof- solver e dell’orchestrazione. Quest’ultima piattaforma incorpora la Smart Proof Technology migliorando la produttività di verifica per tutte le app JasperGold. L’apprendimento automatico viene utilizzato per selezio- nare e parametrizzare i riso- lutori e per consentire prove formali più veloci al primo tentativo. Inoltre, l’appren- dimento automatico viene utilizzato per ottimizzare le esecuzioni successive per i test di regressione, sia loca- li sia a livello cloud. Grazie F ILIPPO F OSSATI A questa edizione di CDNLive 2019 Cadence ha presentato la piattaforma JasperGold di terza generazione Piattaforma di verifica formale con apprendimento automatico Miglioramenti del sign-off formale Le nuove tecnologie di co- pertura formale offerte dalla piattaforma consentono agli utenti di eseguire il sign-off dell’IP direttamente all’in- terno della piattaforma Ja- sperGold. Queste nuove tecnologie di sign-off formale includono una migliore accu- ratezza di proof-core, nuove tecniche per ottenere una copertura significativa dal- la ricerca di bug profondi e nuove viste per l’analisi della copertura formale. Insieme, queste caratteristiche of- frono metriche di copertura formali di qualità “sign-off” e consentono la chiusura di verifica multi-engine, a livel- lo di chip. La piattaforma di verifica formale JasperGold, parte della Cadence Verifi- cation Suite, offre una co- pertura completa nell’ambito della piattaforma di sign-off metric-driven vManager, che combina i risultati formali di JasperGold con le metriche di simulazioni di Xcelium e l’emulazione di Palladium per accelerare la chiusura complessiva della verifica. Il tutto supporta la strategia di System Design Enablement dell’azienda, che consente alle società di sistemi e semi- conduttori di creare prodotti finali completi e differenziati in modo più efficiente. La Ca- dence Verification Suite com- prende i migliori core engine JasperGold, Xcelium, Palla- dium e Protium, strutture tec- nologiche e soluzioni di veri- fica che aumentano la qualità e la produttività del progetto indirizzando i requisiti di ve- rifica per un’ampia varietà di applicazioni e segmenti ver- ticali. La tecnologia di verifica formale Jasper Gold di terza generazione offre un proof- out mediamente 2 volte più veloce e cicli di regressione 5 volte più rapidi grazie alla nuova soluzione Smart Proof Technology che sfrutta l’apprendimento automatico T ECNOLOGIE