EO531

Power EO power - gennaio | febbraio 2026 IV di tensione in ingresso dovrebbe essere abbastanza ampio da sup- portare qualsiasi variabilità sul bus a 48 V. I regolatori buck ZVS pos- sono valore tipico di regolazione del carico della tensione di uscita dello 0,1%. Per applicazioni di alimentazione per processori che richiedono regolatori locali (point-of-load) con tensione di 5 V, 3.3 V, 1.8 V e inferiore a 1 V, può essere vantaggioso dividere la funzione di re- golazione e la funzione di moltiplicazione della corrente. Questa ri- partizione funzionale è denominata architettura di potenza fattoriz- zata (FPA). L’FPA definisce uno stadio di regolazione preciso, seguito da uno stadio di trasformazione della tensione o moltiplicatore di cor- rente. Il moltiplicatore di corrente fornisce alti livelli di corrente a ten- sioni di alimentazione precisamente regolate. Il “fattore K” di trasfor- mazione del moltiplicatore di corrente determina la tensione di uscita (ad esempio, K=1/48 fornisce 1 V al carico) e la corrente fornita dalla sorgente a 48 V viene di conseguenza moltiplicata per 48. L’FPA con- sente allo stadio regolatore e allo stadio moltiplicatore di corrente di essere fisicamente separati, per ridurre la congestione o l’affollamen- to di componenti intorno al processore. Alimentare carichi ad alta corrente Una sfida significativa nell’alimentazione di carichi ad alta corrente è minimizzare le perdite di conduzione nelle tracce o piste di rame del circuito stampato. L’architettura di potenza fattorizzata (FPA™) è un approccio efficace per alimentare carichi a bassa tensione e alta cor- rente (come i processori AI). In questa architettura, uno stadio regola- tore ad alta potenza converte 54 V a 48 V con alta efficienza. Que- sto stadio regolatore può essere posizionato alla periferia del PCB dell’acceleratore, per evitare la contesa di spazio con altre funzioni, inclusa la memoria e l’I/O seriale ad alta velocità. Lo stadio regola- tore regola strettamente l’alimentazione a 48 V, rendendo superflua un’ulteriore regolazione a valle. L’uso di 48 V come tensione del bus intermedio minimizza le perdite di conduzione. Uno stadio di trasformazione della tensione o moltiplica- zione della corrente viene posizionato lateralmente al processore (la- teral power delivery) o ottimamente verticalmente sotto il processore (vertical power delivery). Il posizionamento minimizza la lunghezza della traccia di rame del PCB tra il moltiplicatore di corrente e le con- nessioni di alimentazione e massa del processore per ridurre l’impe- denza del PCB e le perdite resistive associate. I blocchi di trasforma- zione della tensione e moltiplicazione della corrente sono convertitori a rapporto fisso che possono fornire centinaia di ampere a livelli di tensione sotto 1 V. L’approccio FPA può soddisfare le esigenze di ero- gazione di potenza delle CPU, GPU e processori di rete più avanzati. Ottenere un isolamento sufficientemente sicuro ad alte tensioni I sistemi di alimentazione ad alta tensione (800 V e 400 V) dovreb- bero garantire migliaia di volt di isolamento galvanico. Idealmente, questi sistemi dovrebbero anche fornire fino a 100 MΩ di resisten- za di isolamento e sufficienti disposizioni di distanze di isolamen- to (creepage e clearance) per soddisfare i requisiti di sicurezza del settore, come IEC 60664-1. I progetti discreti basati su topologie di commutazione standard sono limitati nel raggiungere alti valori di isolamento a causa di: capacità parassita tra i componenti, incapaci- tà di progettare con adeguate distanze di isolamento, difficoltà di sin- cronizzare la commutazione ad alta velocità mantenendo l’integrità dielettrica attraverso le barriere di isolamento. I convertitori DC-DC basati su topologie SAC possono raggiungere valori di isolamento di tensione estremamente elevati grazie alla commutazione a tensione zero e corrente zero. Queste tecniche di commutazione soft riducono Fonte: Vicor Corporation ARCHITETTURA DI POTENZA FATTORIZZATA (FPA™) In un’architettura di potenza fattorizzata, il regolatore del primo stadio è relativamente lontano dal processore, liberando area della scheda per altre funzioni critiche. Il moltiplicatore di corrente del secondo stadio utilizza una conversione a rapporto fisso ad alta efficienza per trasformare 48 V a 1 V (o altre basse tensioni) e può essere posizionato lateralmente o verticalmente sotto il processore per limitare le perdite di conduzione del PCB