EO518

DIGITAL FPGA FPGA basati su flash e realizzati in tecnologia SONOS per garantire l’immunità SEU. FPGA basati su Antifusibile Gli FPGA antifuse-based vengono programmati una sola volta, il che limita un vantaggio chiave della ri- programmabilità rispetto a FPGA basati su Flash e SONOS. Gli Antifuse non conducono corrente inizial- mente, ma vengono bruciati per condurre corrente (il comportamento degli Antifuse è infatti l’opposto del comportamento di un fusibile). La tecnologia antifuse è molto robusta contro gli effetti delle radiazioni. Come vengono sviluppati gli FPGA RT Gli FPGA RT sono sviluppati su tecnologie di proces- so che hanno eccellenti prestazioni in termini di TID. Possono essere RHBD, con flip-flop che integrano la ridondanza TMR a livello di circuito. La ridondanza TMR può essere implementata a livello software (soft TMR), nel caso non sia già stata implementata a livel- lo di silicio. Dopo che il silicio è stato sviluppato, gli FPGA RT sono soggetti a un rigoroso processo di qua- lifica. Affinché i dispositivi siano qualificati secondo gli standard più elevati, devono risultare conformi allo standard MIL-PRF-38535 rilasciato dal Dipartimen- to della Difesa, che ha definito standard coerenti di qualificazione, test e affidabilità per circuiti integrati militari e spaziali. MIL-PRF-38535 definisce i requisiti per i produttori di integrati che vogliono essere inseri- ti nel QML della DLA ( Defense Logistics Agency ). Un altro aspetto dello sviluppo del prodotto è la carat- terizzazione delle prestazioni SEE, che non cambia da lotto a lotto di wafer se il design del silicio è lo stes- so. Dopo aver congelato il design, i produttori di FPGA possono avviare il processo di caratterizzazione SEE. Una volta che il dispositivo è in produzione, non sono necessari ulteriori test delle prestazioni SEE fintanto che non siano state apportate modifiche di progetto e il componente non sia stato completamente caratte- rizzato. Alcune tecnologie di processo possono avere presta- zioni TID che variano tra i wafer da un lotto all’altro. Di conseguenza, il test delle prestazioni TID deve es- sere eseguito in produzione, sui singoli lotti di wafer, per garantire che un dispositivo soddisfi le specifiche del livello TID target (25 krad, 100 krad, 300 krad). L’impatto degli FPGA RT sulla progettazione di veicoli spaziali Gli FPGA RT più recenti offrono numerosi vantaggi che creano opportunità per semplificare questi pro- getti migliorando significativamente la capacità di elaborazione dei dati a bordo. Per soddisfare queste esigenze, i nodi della tecnologia FPGA RT si stanno ri- ducendo per offrire prestazioni più elevate e un’ela- borazione del segnale più veloce, con maggiori risorse di calcolo e capacità DSP. Gli FPGA RT offrono anche altri vantaggi chiave, tra cui la ri-programmabilità e tempi di sviluppo più rapidi rispetto a un ASIC. In ge- nere, gli FPGA non vengono ri-programmati una volta che volano nello spazio: questa rappresenta comun- que un’opzione poiché i progetti diventano via via più complicati. A questo punto, i progettisti del sistema devono seguire le linee guida e valutare attentamente il tasso di successo e i rischi associati alla program- mazione in orbita. Fig. 1 – Gli FPGA basati su Flash e SONOS sono immuni a fenomeni SEU nella memoria di configurazione ELETTRONICA OGGI 518 - MAGGIO 2024 56