EO_512

TECH FOCUS MEMORIES Tecnologie per le memorie Francesco Ferrari L’evoluzione delle memorie, più che tecnologie radical- mente nuove, coinvolge spesso aspetti come per esempio l’architettura, il packaging e il processo produttivo, i cui miglioramenti comunque richiedono innovazione e ricer- ca. È interessante notare che numerose tecnologie sono collegate alle modalità di comunicazione delle memorie con gli altri componenti, che a loro volta si riflettono an- che in nuove soluzioni di packaging per ridurre le distanze fra i componenti e quindi migliorare la velocità di comu- nicazione. KIOXIA e Western Digital , per esempio, hanno recente- mente annunciato una nuova memoria flash 3D che co- stituisce un passaggio particolarmente interessante per l’evoluzione delle architetture delle memorie NAND 3D. Sono state infatti introdotte diverse innovazioni nell’ar- chitettura del componente sul versante della tecnologia di collegamento su wafer (hybrid bonding), novità che per- mettono di ottenere un sensibile incremento in termini di prestazioni, densità e costi. Questa è l’ottava generazione di BiCS FLASH (BiCS8) e costituisce una fase evolutiva nel packaging avanzato per 3D NAND per ottimizzare l’effi- Diamo uno sguardo ad alcune delle tecnologie più recenti per le memorie e a quelle più promettenti per l’immediato futuro cienza del die, integrare efficacemente la logica e quindi aggiungere, in sostanza, valore ai componenti. In pratica KIOXIA e Western Digital hanno sviluppato la tecnologia CBA (CMOS directly Bonded to Array), in cui i wafer con la logica CMOS e i wafer di array di celle sono prodotti separatamente in condizioni ottimizzate e quindi successivamente uniti per offrire una densità di bit mag- giore e una velocità di I/O per le NAND più elevata. Questa memoria NAND BiCS 3D usa 218 layer attivi e offre una capacità di 1 TB inmodalità TLC 3D, con una velocità di trasferimento dati di 3.200 MT/s. Questi componenti sup- portano configurazioni triple-level cell (TLC) e quad-level cell (QLC) per massimizzare la densità di archiviazione (l’aumento della densità di bit è del 50%) e poter esse- re utilizzati per una gamma più ampia di applicazioni. Il miglioramento della velocità dichiarato è del 60% rispet- to alla precedente generazione. L’architettura quad-plane utilizzata consente infatti un livello più elevato di paralle- lismo che permette di ottenere tempi di programmazione e lettura migliori. Questo tipo di tecnologia è molto promettente, al pun- to che gli esperti prevedono che sarà utilizzata su vasta scala nei prossimi anni da diversi produttori. Gli analisti si aspettano infatti che tutti i principali IDM (Integrated Device Manufacturer) di NAND adotteranno in futuro tec- nologie di tipo hybrid bonding nei loro processi di produ- zione, in quanto questo tipo di soluzione rappresenta un percorso sostenibile per una produzione di NAND effi- cienti e ad alte prestazioni. Samsung ha annunciato l’inizio della produzione in volumi della sua memoria DRAM DDR5 da 16 Gb, basata su una tecnologia di processo a 12 nanometri ELETTRONICA OGGI 512 - SETTEMBRE 2023 42