EO_511

SIEMENS PUBBLIREDAZIONALE È quasi impossibile sviluppare kit di progettazione per lo sviluppo di processi eterogenei che siano in grado di funzio- nare su tutti i progetti, senza necessità di specifici adatta- menti. Solo i progettisti, che possiedono la necessaria cono- scenza dei processi, sono in grado di decidere quali elementi includere all’interno di un ambiente combinato, e in quale modo. L’estrazione delle informazioni necessarie comporta l’utilizzo di strumenti di planning, mediante i quali identifi- care gli elementi presenti e le loro reciproche posizioni. Tipicamente, tutto ciò che nel progetto di un SoC risiede su un medesimo layer viene considerato complanare. Ne consegue che se, osservando verticalmente dall’alto verso il basso, due poligoni appaiono parzialmente o totalmente sovrapposti, essi formano un singolo poligono. La situa- zione diventa particolarmente complessa quando si han- no dei chip o dei die sovrapposti aventi elementi disegnati sullo stesso layer - nonostante essi risiedano a differenti Considerazioni sul workflow della verifica nella progettazione 3D degli IC Siemens EDA profondità verticali. I teamdi progettazione, per verificare che il comportamento del progetto sia quello desiderato, devono eseguire analisi dettagliate di tutti i die, i layer, e i dispositivi situati al loro interno. L’identificazione dello strumento più adatto per l’estra- zione delle informazioni nei progetti di tipo eterogeneo comporta innanzitutto la decisione di cosa si intenda mo- dellizzare e di quale sia il livello di precisione necessario. Con i tool di estrazione attualmente disponibili, l’alterna- tiva è tra l’utilizzo degli strumenti basati su regole, in gra- do di garantire buone prestazioni, oppure di quelli basati su field solver, che invece offrono un’elevata precisione. I dati sorgente prodotti dai diversi tool per il packaging degli IC presentano differenti sfide legate alla loro anali- si. L’uso di uno strumento tradizionale per l’estrazione EM impone un importante lavoro preliminare di preparazione dei dati, al fine di consentirne l’analisi. I team che utilizza- no strumenti orientati ai PCB possiedono dati intelligenti che consentono loro, nel corso della progettazione del chi- plet, di eseguire estrazioni e analisi volte alla comprensione degli effetti parassitici e al loro impatto sull’intento elet- trico dell’intero sistema. Portando l’estrazione parassitica nella netlist di alto livello fin dalle fasi iniziali del processo, i gruppi di lavoro sono in grado di identificare le modifiche del floorplan richieste al fine di ridurre l’induttanza. Per quanto riguarda la fase di produzione, può capitare che i team debbano spendere più tempo nella comprensione dei dati e nella loro preparazione rispetto a quanto ne sia invece necessario per ottenere una risposta dall’esecuzione dell’a- nalisi vera e propria. L’accuratezza della risposta e il tempo impiegato per ottenerla definiscono l’inevitabile compro- messo tra la precisione e le prestazioni del processo. In sin- tesi, la bravura dei progettisti si concretizza nel saper utiliz- zare il giusto insieme di capacità di analisi nei momenti più opportuni, in modo da riuscire ad anticipare nel processo di progettazione l’individuazione dei migliori compromessi, ma senza compromettere il sign-off finale dell’intero pro- getto. https://eda.sw.siemens.com/ ELETTRONICA OGGI 511 - GIUGNO/LUGLIO 2023 23