EO_501

DIGITAL FLASH MEMORIES ELETTRONICA OGGI 501 - APRILE 2022 45 per l’archiviazione flash NAND non gestita, come JFFS2 e YAFFS. Altri aspetti da tenere in considerazione per le archiviazioni flashsonol’ambienteelavelocità.Laduratautile(endurance) dellamemoriaflashe la sua capacità dimantenere inalterati i dati (data retention) sono solitamente specificate per una temperatura di 40 °C, ma queste cifre diminuiscono rapidamente alle alte temperature. Gli attuali dispositivi portatili compatti rendono problematica la gestione del calore a livello di scheda, quindi, è importante comprendere inmodopreciso l’entitàdel riscaldamentoa cui il dispositivo di memoria flash può essere sottoposto. Il tempo impiegato per cancellare i blocchi di memoria aumenta con l’usura; quindi, i progettisti che sviluppano applicazioni critiche che devono garantire un comportamento “hard real time” devono anche considerare i tempi massimi di cancellazione dei blocchi. Con l’aumento dell’utilizzo delle memorie flash come alternativa all’archiviazione su disco e la diffusione di smartphone e tablet sul mercato, sono aumentate le richiestedipoterdisporrediunatecnologiadimemoriaflash più conveniente. Affidarsi solamente ai limiti litografici ha ridotto la densità massima ottenibile. In sostituzione della tecnologia a un bit per cella, conosciuta col nome di cella a livello singolo (single level cell, SLC) è stata introdotta la tecnologia a due bit (cella multilivello, multi level cell o MLC) (Fig. 1). Nonostante ciò, sia riuscito a soddisfare la richiesta di un’archiviazione ad alta capacità ed economica, la ridotta endurance in termini di cicli W/E rappresenta un Fig. 1 – Le attuali memorie flash NAND memorizzano diversi bit per cella al posto di un singolo bit problema per applicazioni industriali e automobilistiche. Tecnologia 3D Flash Da allora, la sfida della densità di archiviazione è stata affrontata utilizzando tecniche di produzione 3D, come la tecnologia di memoria flash BiCS (Bit Column Stacked) FLASH 3D di KIOXIA (Fig. 2). Costruendo strutture verticali di celle di memoria flash, che al microscopio possono ricordare un edificio a più piani, la densità di archiviazione è limitata dall’altezza ottenibile combinata con l’area del chip. Il passaggio dalle celle FG planari alle celle CT di nitruro di silicio verticali apporta ulteriori benefici. Essendo presente una minore pressione per ridurre l’area di ogni cella, le celle CT possono essere più grandi delle celle FG. Le maggiori dimensioni permettono di conservare maggiore carica e semplificano l’implementazione dell’archiviazione MLC e della cella a tre livelli (triple level cell, TLC). Con una maggiore distanza tra le celle, la probabilità che si verifichi crosstalk tra le celle è ridotta, rendendo possibili quattro bit per cella (QLC, quad level cells). Con la tecnologia BiCS5 di KIOXIA (Fig. 2) che raggiunge 112 strati, i prodotti flash a chip singolo, come il dispositivo UFS THGJFHT3TB4BAIF, sono disponibili con una capacità di archiviazione di 1 TB. In generale, le memorie flash basate su celle CT hanno una maggiore resistenza ai difetti causati da cicli W/E continui. Tuttavia, le prestazioni in termini di data retention sono leggermente inferiori rispetto quelle alle celle flash FG: ciò è compensato da un controllo degli errori più preciso (error checking, ECC) del controller integrato di un prodotto flash NAND gestito o di un controller esterno adeguato. Dal momento che le memorie flash 3D utilizzano celle TLC, gli utenti dei settori industriale e automobilistico dovranno per forza prima o poi provvedere alla sostituzione. A causa delle diverse caratteristiche di una flash 3D, è probabile che molte applicazioni dovranno contemplare l’utilizzo di Fig. 2 – La tecnologia di memoria flash 3D BiCS FLASH di KIOXIA aumenta la densità flash NAND aumentando il numero di strati e bit archiviati per cella