EO_501

ELETTRONICA OGGI 501 - APRILE 2022 44 DIGITAL FLASH MEMORIES I team di progettazione devono prestare particolare attenzione durante la selezione dei dispositivi flash e delle densità da utilizzare per le loro applicazioni poiché, col trascorrere del tempo e in base all’utilizzo, questi possono usurarsi. Per le attuali memorie flash è stata adottata la tecnologia delle celle a trappola di carica (Charge Trap) di nitruro di silicio, abbandonando il floating gate (FG – Floating Gate) di silicio policristallino. Con l’abbandono dei vecchi modelli e delle vecchie regole, gli sviluppatori devono quindi adeguare le proprie aspettative riguardo alle memorie flash. Nonostante la sempre più massiccia presenza di memorie flash nei sistemi integrati, si verificano ancora errori che sono diventati di dominio pubblico a causa di un numero troppo elevato di accessi in scrittura/cancellazione (write/ erase, W/E), che costringono al ritiro dei prodotti dal mercato per motivi di sicurezza.[1] All’inizio del processo di sviluppo del prodotto, il team deve verificare la regolarità degli accessi W/E e la quantità di dati scritti. Queste informazioni saranno poi confrontate con le specifiche di potenziali memorie flash. Per una NAND semplice e non gestita che offre 100.000 cicli W/E per blocco di memoria, scrivere ogni giorno 100 aggiornamenti all’ora su un singolo blocco risulterebbe in una durata della vita di: Distribuendo i dati scritti tra diversi blocchi di memoria, l’aspettativa di vita della memoria aumenta in modo significativo: Livellamento dell’usura nelle memorie flash Axel Störmann Vice President Memory Marketing & Engineering KIOXIA Europe Il passaggio dalle flash NAND 3D è già in atto e ciò implica che i dispositivi NAND SLC non gestiti tradizionali e lo sviluppo di software per il livellamento dell’usura diverranno gradualmente solo un ricordo La condivisione del caricoW/E su diversi blocchi di memoria flash è definita livellamento dell’usura (wear levelling). Nei sistemi integrati senza file system, il team di sviluppo dovrà implementare un approccio via software adeguato. La cancellazione di una pagina scarica tutte le celle di memoria portandoli al valore 1, mentre la scrittura porta i bit al valore 0. Tuttavia, utilizzando la programmazione parziale, una singola pagina di memoria flash può essere scritta unnumero limitato di volte senza dover eseguire una cancellazione per il ripristino delle celle a 0. Un approccio dinamico del livellamento dell’usura può utilizzare questa proprietà permarcare o contrassegnare blocchi di dati come non validi una volta che la versione più recente dei dati è stata scritta su una nuova pagina. L’implementazione di questo approccio richiede il logical block addressing (LBA), una tabella chemantiene il collegamento tra i file scritti e la loro ubicazione fisica nella memoria. Comprendere il livellamento dell’usura Se una parte della stessa memoria flash viene utilizzata per dati statici, come il bootloader o il codice dell’applicazione, queste pagine di memoria non saranno praticamente soggette ad alcuna usura. Gli approcci di livellamento dell’usura più avanzati spostano i dati statici in nuove posizioni, permettendo alle pagine di memoria associate di contribuire all’estensione della durata della memoria flash. Le applicazioni che usano Linux possono usufruire di file system che integrano il livellamento dell’usura gradualmente solo un ricordo Axel Störmann Vice President Memory Marketing & Engineering KIOXIA Europe I team di progettazione devono prestare particolare attenzione durante la selezio dispositivi flash e delle densità da utilizzare per le loro applicazioni poiché, col trascorr tempo e in base all’utilizzo, questi possono usurarsi. Per le attuali memorie flash adottata la tecnologia delle celle a trappola di carica (Charge Trap) di nitruro di abbandonando il floating gate (FG – Floating Gate) di silicio policristallino. Con l’abba dei vecchi modelli e delle vecchie regole, gli sviluppatori devono quindi adeguare le p aspettative riguardo alle memorie flash. Nonostante la sempre più massiccia presenza di memorie flash nei sistemi integ verificano ancora errori che sono diventati di dominio pubblico a causa di un numero elevato di accessi in scrittura/cancellazione (write/eras , W/E), che costringono al rit prodotti dal mercato per motivi di sicurezza.[1] All’iniz o del processo di sviluppo del pr il team deve verificare la regolarità degli accessi W/E e la quantità di dati scritti. informazioni saranno poi confrontate con le specifiche di potenziali memorie flash. P NAND semplice e non gestita che offre 100.000 cicli W/E per blocco di memoria, scrive giorno 100 aggiornamenti all’ora su un singolo blocco risulterebbe in una durata della 100.000 × 1 100 × 24 = 41.7 Distribuendo i dati scritti tra diversi blocchi di memoria, l’aspettativa di vita della m aumenta in modo significativo: 100.000 × 128 100 × 24 = 5,333.3 = ≈ 14½ La condivisione del carico W/E su diversi blocchi di memoria flash è definita livella dell’usura (wear levelling). Nei sistemi integrati senza file system, il team di sviluppo implementare un approccio via software adeguato. La cancellazione di una pagina tutte le celle di memoria portandoli al valore 1, mentre la scrittura porta i bit al va Tuttavia, utilizzando la programmazione parziale, una singola pagina di memoria fla EO501_Digital_Kioxia 3 pagine 4 figure 2 link Digital Flash memories Livellamento dell’usura nellememorie flash Il passaggio dalle flash NAND 3D è già in atto e ciò implica che i dispositivi NAND SLC non gestiti tradizionali e lo sviluppo di software per il livellamento dell’usura diverranno gradualmente solo un ricordo Axel Störmann Vice President Memory Marketing & Engineering KIOXIA Europ I team di progettazio e devono r stare particolare attenzione durante la selezione dei dispositivi flash e delle densità da utilizzare per le loro applicazioni poiché, col trascorrere del tempo e in base all’utilizzo, questi possono usurarsi. Per le attuali memorie flash è stata adottata la tecnologia delle celle a trappola di carica (Charge Trap) di nitruro di silicio, abbandonando il floating gate (FG – Floating Gate) di silicio policristallino. Con l’abbandono dei vecchi modelli e delle vecchie regole, gli sviluppatori devono quindi adeguare le proprie aspettative riguardo alle memorie flash. Nonostante la sem re più massiccia presenza di memorie flash n i sistemi integrati, i verificano ancora errori che sono diventati di dominio pubblico a causa di n numero troppo elevato di accessi in scrittura/cancellazione (write/erase, W/E), che costringono al ritiro dei prodotti dal mercato per motivi di sicurezza.[1] All’inizio del processo di sviluppo del prodotto, il team deve verificare la regolarità degli accessi W/E e la quantità di dati scritti. Queste informazioni saranno poi confrontate con le specifiche di potenziali memorie flash. Per una NAND semplice e non gestita che offre 100.000 cicli W/E per blocco di memoria, scrivere ogni giorno 100 aggiornamenti all’ora su un singolo blocco risulterebbe in una durata della vita di: 100.000 × 1 100 × 24 = 41.7 Distribuendo i dati scritti tra diversi blocchi di memoria, l’aspettativa di vita della memoria aumenta in modo significativo: 100.000 × 128 100 × 24 = 5,333.3 = ≈ 14½ La condivisione del carico W/E su diversi blocchi di memoria flash è definita livellamento dell’usura (wear levelling). Nei sistemi integrati senza file system, il team di sviluppo dovrà implementare un approccio via software adeguato. La cancellazione di una pagina scarica tutte le celle di memoria portandoli al valore 1, mentre la scrittura porta i bit al valore 0.