EO_497

mentare di T. Mentre il primo meccanismo ha un effetto stabilizzante, il secondo può essere dannoso, specialmen- te durante la transizione ON-OFF del transistore. Per ovviare a tali inconvenienti, si è messo a punto un nuovo processo definito “Isothermal Diffusion Soldering” che associa i pregi della saldatura standard a quella del diffusion bonding. Ciò è ottenuto essenzialmente facendo reagire un mate- riale a basso punto di fusione (esempio, pasta saldante in Sn-Cu) ed un altro con elevato punto di fusione (esempio, Cu del substrato) attraverso la crescita di IMP alle inter- facce. A differenza della saldatura standard, il giunto viene for- mato per mezzo di solidificazione isoterma durante il processo di saldatura stessa e non dopo raffreddamen- to. Il vantaggio della formazione di fasi con alto punto di fusione implica migliore robustezza meccanica. E con le temperature di giunzione che adesso raggiungono i 200 °C nei package di potenza, la tecnologia diffusion soldering migliora l’adesione tra chip e substrato facendo in modo che le temperature di lavoro non superino quelle relati- ve al processo di giunzione che porterebbero a fallimenti prematuri. È importante sottolineare che con le migliori prestazio- ni termiche raggiungibili, il diffusion soldering rimuo- ve alcuni svantaggi del soft solder, ma allo stesso tempo migliora le prestazioni elettriche dei dispositivi. In defi- nitiva, il diffusion soldering si sposa perfettamente con i nuovi package come il TO-LL (TO lead-less) che tra quelli a montaggio superficiale (SMD) presenta il miglio rapporto tra la superficie occupata su scheda e resistenza termi- ca. Presentando anche un terminale Kelvin, rende lo spe- gnimento del transistore più efficiente e quindi permette l’utilizzo di topologie hard-switch con le serie M6 o DM6 discusse sopra. Per completare la panoramica sui package, è d’obbligo menzionare il modulo “discreto” ACEPACK SMIT (Surface Mounted Isolated Top-side cooling), nella figura 9. Tale package plastico e con lead frame viene realizzato con uno substrato DBC (Direct Bonded Copper) che gli per- mette di alloggiare chip separati per realizzare differenti topologie. L’ACEPACK SMIT presenta una bassissima resi- stenza termica, 0.2 °C/W, e il retro in materiale ceramico garantisce una tensione di isolamento minima di 3.400 VRMS rispettando le norme UL. Fig. 9 – TO-LL e package SMD Power EO POWER - OTTOBRE 2021 XVIII