EO_496

EDA/SW/T&M 63 - ELETTRONICA OGGI 496 - SETTEMBRE 2021 VERIFICATION TECHNOLOGIES Un’ulteriore indagine sui risultati di “impact on output” e del grafico a dispersione dell’analisi di sensibilità (Fig. 9) ha identificato il responsabile dei fallimenti nella variazione glo- bale della tensione di soglia, Vth, del dispositivo NMOS 5V. Il tentativo di irrobustire il circuito di polarizzazione dell’O- pAmp non ha garantito un design sufficientemente affidabile. Il team ha quindi rifinito ulteriormente la circuiteria di pola- rizzazione, implementando la topologia di design C (Fig. 10). Topologia C Similmente alle precedenti topologie, il team di design ha ese- guito l’analisi PVTMC Verifier fino a 6 sigma per evidenziare eventuali fallimenti, adottando due diversi valori di tempera- tura, giungendo infine a una configurazione senza fallimenti. Si è ricorso all’analisi High-Sigma Verifier per verificare ul- teriormente la robustezza del design. I grafici dei quantili e della PDF (Fig. 11) non mostrano fallimenti. Le specifiche del circuito a bandgap sono state raggiunte con una resa supe- riore a 8 sigma, lanciando solamente 2.500 simulazioni. Que- sto risultato garantisce la stessa accuratezza dell’equivalente analisi Monte Carlo brute force con 10 miliardi di campioni, con un risparmio di 40.000X simulazioni. Riassunto dei risultati Solido Variation Designer ha permesso al team di eseguire un’analisi di verifica esaustiva e accurata del circuito di rife- rimento di tensione a bandgap e raggiungere una resa supe- riore a 8 sigma. Il team è stato in grado di raggiungere questi risultati lanciando solamente 8.800 simulazioni SPICE (Tab. 2). L’accuratezza di questi risultati risulta equivalente a un’anali- si Monte Carlo brute force su oltre 10 miliardi di campioni. Il precedente metodo di verifica utilizzato dal team si basava su simulazioni Monte Carlo con un numero di simulazioni inferio- re, ma risultava poco accurato e non permetteva di evidenzia- re potenziali fallimenti. Inoltre, cercare di eseguire lo stesso flusso iterativo basandosi su analisi Monte Carlo brute force al fine di raggiungere una resa elevata e garantire la robustezza del design sarebbe risultato impossibile in tempi ragionevoli. Il team di design Smart Power ha sviluppato un flusso di verifica variation-aware ripetibile e robusto, illustrato in figura 3, sfrut- tando la potenza del machine-learning nelle analisi PVTMC Verifier e High-Sigma Verifier, incluse nel software Solido Va- riation Designer. Il team è stato in grado di iterare in modo facile e veloce diverse topologie del circuito di riferimento di tensione a bandgap per soddisfare le specifiche e raggiungere una resa superiore a 8 sigma, utilizzando un numero di simula- zioni di un’ordine di grandezza inferiore all’analisi Monte Carlo brute force del metodo di verifica precedentemente utilizza- to. Di conseguenza, il team può concludere con confidenza la verifica variation-aware ed eseguire il sign-off del blocco di bandgap, pronto per essere integrato in circuiti top-level. Fig. 9 – Topologia B, “Impact on outputs” e grafico a dispersione Fig. 10 – Topologia C