EO_496

EDA/SW/T&M 62 - ELETTRONICA OGGI 496 - SETTEMBRE 2021 VERIFICATION TECHNOLOGIES Topologia A Partendo dalla configurazione iniziale del circuito a bandgap, il team ha eseguito l’analisi PVTMC Verifier fino a 6 sigma per evidenziare eventuali fallimenti, adottando due diversi valori di temperatura. Il valore di riferimento della misura di interesse, la tensione di bandgap, Vbg, è 1.2 V. Tuttavia, la fun- zione di densità di probabilità (probability density function, PDF) e il grafico dei quantili (Fig. 4) hanno riportato svariati fallimenti. Il team ha analizzato i risultati dell’analisi di sen- sibilità per identificare i dispositivi con l’impatto maggiore su Vbg. A conferma di questi risultati, è stata lanciata una simulazione Monte Carlo standard aumentando via via il nu- mero di campioni fino a raggiungere una lista consistente di parametri nell’analisi di sensibilità. Il grafico “impact on output” dell’analisi di sensibilità (Fig. 5) ha mostrato che gli elementi sia della stadio differenziale d’ingresso che degli specchi di corrente dell’OpAmp (Fig. 6) fornivano un ampio contribuito ai fallimenti. In particolare, si è evidenziato come una piccola perturbazio- ne della tensione di soglia, Vth, causasse il fallimento del cir- cuito. La circuiteria di polarizzazione dell’OpAmp è stata ulte- riormente analizzata e modificata dal progettista, confluendo nella successiva Topologia B del circuito a bandgap (Fig. 7). Topologia B In modo analogo alla topologia A, il team di progettazione ha eseguito l’analisi PVTMC Verifier fino a 6 sigma per evidenziare even- tuali fallimenti, adottando due diversi valori di temperatura. I risultati di simulazione mo- strano come la misura Vbg si attesti princi- palmente intorno a 1.2 V (Fig. 8). Tuttavia, persistono ancora alcuni fallimen- ti. Analizzando i grafici a dispersione della misura di uscita rispetto ai parametri che forniscono il maggior impatto, il team ha scoperto che quei parametri non erano si- gnificativi, in quanto non rappresentativi dei fallimenti. È stato necessario ricorrere a un approccio differente per comprendere le debolezze del circuito e agire di conseguen- za per rimuoverle. In questo caso lanciare un’analisi Monte Carlo standard di verifica non risultava fattibile, poiché avrebbe richiesto un numero troppo elevato di campioni per raggiungere la regio- ne di fallimento. Si è eseguita l’analisi High-Sigma Verifier per determinare i dispositivi con il maggior impatto sull’output, richiedendo solamente 4.000 simulazioni, equivalenti a 8.900.000 simula- zioni brute force, con un’accelerazione pari a 2.225x in termi- ni di prestazione. Fig. 8 – Topologia B, risultati dell’analisi PVTMC Verifier Fig. 6 – Topologia A Fig. 7 – Topologia B