EO_489

DIGITAL PROGRAMMABLE LOGIC 49 - ELETTRONICA OGGI 489 - OTTOBRE 2020 di spazio su scheda, al consumo energetico e alla ge- stione termica degli apparecchi e delle infrastrutture di data center. Le apparecchiature di nuova genera- zione devono offrire prestazioni significativamente mi- gliori entro i limiti fisici, elettrici e termici esistenti. In più, l’attività di progettazione deve iniziare a uti- lizzare i protocolli e gli standard più recenti prima di concordare le specifiche finali, per poter essere pronti per il mercato alla prima occasione. Attendere che le specifiche giungano a maturità non costituisce un’op- zione per i fornitori di apparecchiature che desidera- no entrare per primi sul mercato. Pertanto, è anche ne- cessaria la flessibilità di operare adattamenti a livello hardware man mano che il progetto avanza. L’acceleratore programmabile che cambia le regole del gioco I dispositivi logici programmabili, come gli FPGA ad alta densità e i circuiti integrati System-on-Chip (MP- SoC) programmabili, sono diventati l’acceleratore d’e- lezione per i carichi di lavoro che non possono essere eseguiti abbastanza rapidamente nelle architetture CPU o GPU convenzionali, o che non soddisfano i vin- coli di potenza. Queste soluzioni offrono un alto grado di parallelismo per scaricare in modo estremamente efficace carichi di elaborazioni particolarmente impe- gnativi – come l’elaborazione dei segnali e, più recen- temente, le reti neurali – e assicurano inoltre un’adat- tabilità intrinseca, essendo dispositivi programmabili. Ora, per soddisfare gli obiettivi più recenti e più strin- genti in termini di prestazioni, larghezza di banda, potenza e integrazione, è emersa una nuova classe di dispositivi programmabili noti come piattaforme adat- tative di accelerazione del calcolo (ACAP). La piattafor- ma ACAP Versal di Xilinx contiene una serie di unità di calcolo intelligenti per l’intelligenza artificiale e l’e- laborazione DSP, delle unità adattabili equivalenti alla matrice logica FPGA, delle unità di elaborazione delle applicazioni e delle unità scalari in tempo reale, stret- tamente accoppiate attraverso un’interconnessione programmabile di tipo Network on Chip (NoC). Inte- gra inoltre la gestione della piattaforma controllata via software, oltre a interfacce di ultima generazione, che includono DDR4, 100G Ethernet, PCIe Gen 5 e le inter- facce ottiche multi-gigabit. Le unità DSP Versal sono dotate di blocchi DSP miglio- rati con supporto nativo ad operandi quali INT8, l’arit- metica a virgola mobile a 32 bit e altri, che aumentano la velocità e l’efficienza di applicazioni che includono non solo l’elaborazione dei segnali digitali, ma anche traslatori di livello su bus ad elevata dinamica, genera- tori di indirizzi di memoria, ampi multiplexer su bus e registri I/O mappati su memoria. Le unità scalari com- prendono un processore applicativo Arm Cortex-A72 dual-core e un’unità di elaborazione in tempo reale Arm Cortex-R5F dual-core. Le unità eterogenee della piattaforma ACAP possono essere riprogrammate per adattarsi a carichi di lavoro che cambiano nel tempo o all’evoluzione delle esecuzioni algoritmiche o dei mo- delli di reti neurali. Ottimizzazione della piattaformaACAP per la connettività Partendo dalle innovazioni introdotte da questa nuo- va classe di dispositivi programmabili, la serie Versal Premium è ora giunta a gestire le pressioni sulle infra- strutture principali di oggi. Questi dispositivi a larga banda combinano un’elevata densità di calcolo con unità crittografiche aggiuntive dedicate ad alta veloci- tà (HSC) e con interfacce di rete all’avanguardia. L’intensa connettività di rete include ricetrasmettito- ri ottici scalabili fino a 9 Tb/s di larghezza di banda complessiva bidirezionale, che supporta le velocità e i protocolli Ethernet e Interlaken di ultima generazione, ricetrasmettitori PAM4 da 112 Gb/s e l’elaborazione crittografica con unità crittografiche ad alta velocità fino a 400 Gb/s e adattabili via hardware (Fig. 1). Rispetto alla tecnologia PAM4 da 58 Gb/s esistente, l’u- tilizzo dei ricetrasmettitori PAM4 112 G per l’infrastrut- tura core, metropolitana e DCI consente un raddoppio della densità della larghezza di banda per porta, allen- tando così la pressione sullo spazio su rack del pan- nello frontale e consentendo un raddoppio della lar- ghezza di banda per unità di volume nelle applicazioni Fig. 1 – La piattaforma ACAP Versal Premium con interfacce PAM4 da 112 Gb/s, Ethernet 600 G, Interlaken 600 G e HSC 400 G