EO_489

MEMORIES TECH-FOCUS 43 - ELETTRONICA OGGI 489 - OTTOBRE 2020 Rimpiazzamento della SRAM Gli attuali sistemi integrano spesso pro- cessori, grafica, memoria e funzionalità di archiviazione (denominate gerarchia di memoria/archiviazione). Nel primo livello dell’attuale gerarchia, le SRAM sono inte- grate nel processore per un rapido accesso ai dati, mentre le DRAM vengono utilizzate come memoria principale di sistema. I disk drive e le unità a stato solido ( SSD ) basate sulle NAND, vengono utilizzati per l’archi- viazione di grandi volumi di dati. Le memorie DRAM e NAND stanno lottando per tenere il passo con i sempre più stringenti requisiti di sistema di larghezza di banda e potenza. La DRAM costa poco, è volatile e consuma molta energia. Per contro, la NAND ha un costo relativamente basso e non è volatile, quindi conserva i dati all’arresto del sistema. Le NAND e le unità a disco sono piuttosto lente. Per questi motivi, da anni l’industria è alla ricerca di una “memoria universale” che abbia gli stessi attributi delle DRAM in grado di sostituire le SRAM. I contendenti sono le MRAM, le PCM e le ReRAM. Le nuove memorie si propongono con caratteristiche audaci. Ad esempio, le STT-MRAM presenta- no la velocità delle SRAM e la non volatilità delle flash con durata illimitata. Rispetto alle NAND, le ReRAM sono un po’ più veloci e modificabili. Per qualche tempo, le MRAM, le PCM e le ReRAM, sono state lanciate principalmente nei mercati di nicchia. Quindi DRAM, NAND e SRAM restano memorie tradizionali ormai consolidate. Ma, nel settore R&S (ricerca e sviluppo), l’industria sta puntando a diverse nuove tecnologie per una potenziale sosti- tuta della SRAM. Generalmente, i processori integrano una CPU, una o più SRAM e una varietà di altre funzionalità. La SRAM memo- rizza rapidamente le istruzioni che sono necessarie al processore. Questa funzione della memoria è chiamata “cache L1” (cache di livello 1). Durante il funzionamento, il processore chie- derà istruzioni alla cache L1, ma a volte la CPU potrebbe perdere questi dati, quindi, per ovviare a questo problema, i processori integrano anche un secondo e terzo livel- lo di memoria cache (cache L2 e L3). La cache L1 basata su SRAM è molto veloce. Le latenze sono meno di un nanosecondo, ma occupa troppo spazio nel chip, quindi si stanno affrontando delle sfide in termini di riduzione delle dimensioni delle celle. Per anni, l’industria ha cercato di sostituire la SRAM. Ce ne sono stati diversi possibili con- tendenti nel corso degli anni. Uno di questi include la STT-MRAM che offre la velocità di trasferimento della SRAM e la non vola- tilità delle flash. La STT-MRAM è costituita da un’architettura a transistor con memoria MTJ (Magnetic Tunnel Junction). Utilizza il magnetismo spin degli elettroni per fornire proprietà non volatili. Le funzioni di scrittu- ra e lettura condividono lo stesso percorso parallelo nella cella MTJ. Fig. 1 – Gerarchia delle attuali e future generazioni di memorie