EO_487

DIGITAL TRUSTZONE TECHNOLOGY 54 - ELETTRONICA OGGI 487 - GIUGNO-LUGLIO 2020 famiglia di prodotti ST basata sull’architettura ARMv8- M con opzione TrustZone. Essa semplifica notevol- mente la creazione di dispositivi affidabili basati sul framework PSA con processore Cortex-M33, nonché l’implementazione della tecnologia TrustZone e di fun- zionalità avanzate di sicurezza per l’intero SoC. Grazie alla ricca dotazione di periferiche digitali e ana- logiche integrate e di interfacce come CAN FD, USB Tipo C e USB PD (Power Delivery), i microcontrollori STM32L5 rappresentano una piattaforma ideale per prodotti quali sensori industriali, controllori, disposi- tivi per l’automazione domestica (Home Automation, Smart Home), contatori intelligenti, sensori per il fit- ness, orologi intelligenti, oltre che per svariate appli- cazioni in ambito medicale, come per esempio pompe, dispositivi di misura e molti altri. Grazie all’aggiornamento al processore Cortex-M33 e alla cache per la memorizzazione interna ed esterna dei programmi, il microcontrollore STM32L5 assicura migliori prestazioni rispetto al suo predecessore. Un alimentatore ottimizzato riduce il consumo di potenza a 33 nA in modalità “Shutdown” e assicura la massi- ma efficienza energetica per garantire l’operatività per lunghi periodi. Il dispositivo STM32L5 soddisfa inoltre l’esigenza di una maggiore sicurezza grazie a funzionalità aggiun- tive per la sicurezza che non si trovano tipicamente su un microcontrollore, come ad esempio un coproces- sore crittografico e la cifratura della memoria ester- na. Altre migliorie includono l’isolamento del software, una modalità di avvio specificamente protetta (secure boot) e un’area di memoria protetta dedicata per le chiavi crittografiche. Di seguito, sono illustrati nel concreto diversi esempi di periferiche, ossia di unità funzionali integrate, e la loro implementazione basata sul concetto di sicurezza TrustZone all’interno della famiglia di microcontrollori. Interfacce bus L’unità configurabile SAU (Secure Attribute Unit) sup- porta fino a otto aree di memoria, che possono es- sere facoltativamente impostate come regioni sicure o non sicure. Il processore Cortex-M33 supporta le interfacce bus AHB di sistema (S-AHB) e AHB di co- dice (C-AHB). L’interfaccia S-AHB è utilizzata per ogni istruzioni che viene chiamata e per ogni accesso ai dati della SRAM mappata in memoria, oltre che per la chiamata delle istruzioni e l’accesso alle periferi- che del SOC, alla RAM esterna e all’hardware esterno. L’interfaccia C-AHB viene utilizzata ad ogni chiamata delle istruzioni e a ogni accesso ai dati nel range di codice della memoria. Clock in tempo reale L’opzione TrustZone produce un clock in tempo rea- le completamente sicuro (RTC) per un timer di attiva- zione Allarme A/Allarme B, oltre alla marca temporale individuale per la configurazione sicura o non sicura. Controllore Globale TrustZone: una panoramica Il cosiddetto Controllore Globale TrustZone (GTZC) comprende tre sottogruppi (sotto-blocchi): • Il controllore di sicurezza TrustZone (TZSC) definisce lo stato protetto e privilegiato delle periferiche master/ slave e determina le dimensioni di un’area non sicura nel controllore MPCWM (Watermark Memory Periphe- ral Controller). Esso fornisce alle unità periferiche in- tegrate selezionate, ai fini dell’utilizzo condiviso della logica RCC e I/O, le informazioni sullo stato sicuro del- le “periferiche a protezione diretta”, come RCC e GPIO. • Il controllore di protezione della memoria a blocchi (Block-Based Memory Protection Controller o MPCBB) controlla le modalità di stato sicuro di tutti i blocchi (con pagine da 256 byte) delle SRAM associate. • Il controllore di accessi TrustZone per gli eventi di accesso non autorizzato (TZIC) raccoglie tutti gli even- ti di accesso non autorizzato presenti nel sistema e ge- nera un interrupt sicuro al controllore NVIC (Nested Vectored Interrupt Controller). Attraverso i sottobloc- chi si configurano gli attributi TrustZone e gli attributi privilegiati in tutto il sistema. Le caratteristiche principali del controllore GTZC sono: • Tre interfacce AHB indipendenti a 32 bit per i con- trollori TZSC, MPCBB e TZIC. • I controllori MPCBB e TZIC che sono accessibili solo attraverso transazioni sicure. • L’area privata e non privata nel controllore TZSC che è supportata in termini di accesso sicuro/non sicuro. Supporto all’opzione TrustZone nel registro delle manomis- sioni e di backup (TAMP) Per la configurazione a prova di manomissioni/non protetta, la periferica TAMP fornisce una configurazio- La famiglia di microcontrollori STM32L5 segue la serie STM32L4 con core Cortex-M ed è la prima famiglia di prodotti ST basata sull’architettura ARMv8-M con opzione TrustZone