EO_487

ANALOG/MIXED SIGNAL OP-AMP 28 - ELETTRONICA OGGI 487 - GIUGNO-LUGLIO 2020 quando l’AGC è in equilibrio, al suo ingresso si trova applicato un livello medio costante del segnale. Il de- tector si trova così ad operare, quindi a misurare, livel- li di segnale modulato in un limitato range. L’ottimale scelta del detector è cruciale in quanto determina il livello di segnale per cui l’AGC raggiunge l’equilibrio. Il livello di tensione rms di uscita dell’RMS Detector è proporzionale alla tensione rms di ingresso. Nel Loop dell’AGC la costante di tempo dell’RMS Detector deve essere coordinata con la costante di tempo dell’inte- gratore/amplificatore di errore. Nel progetto dell’AGC viene scelto l’RMS detector AD8361. La figura 6 ripor- ta lo schema blocchi interno dell’AD8361. L’AD8361 è un detector di segnali ad alta frequenza, fino a 2,5 GHz, utilizzabile agevolmente nei ricevitori e nei trasmettitori. La risposta lineare dell’AD8361 è una tensione continua con un guadagno di conversio- ne di 7,5 V/V rms. Per mediare la costante di tempo del detector è possibile aggiungere un condensatore esterno di filtraggio. Può essere alimentato con una tensione da 2,7 V a 5,5 V. Livelli operativi del detector Nel merito delle specifiche di progetto dell’AGC è importante tener conto che, al fine di minimizzare gli errori dovuti alla tensione continua residua di offset, nonché per una migliore stabilità in temperatura, è opportuno che il detector operi ad un livello del se- gnale d’ingresso più alto possibile. Nei casi in cui si- ano applicati segnali con modulazione di ampiezza, è opportuno che il valore medio del segnale applicato all’ingresso del detector, con l’AGC in equilibrio, sia più basso del massimo livello applicabile al detector. Inoltre, per consentire di generare l’ottimale segnale di errore che piloti correttamente l’AGC all’equilibrio, il livello d’ingresso al detector deve essere impostato più basso del valore massimo applicabile al detector, anche se si prevedono segnali d’ingresso con invilup- po di modulazione costante; tutto questo per dare un certo margine dinamico d’ingresso al detector così che si possa aumentare il livello del segnale al suo in- gresso nel caso in cui il livello del segnale d’ingresso dell’AGC aumenti. L’amplificatore di errore AD820 Come possiamo rilevare dalla figura 4, l’uscita del de- tector viene confrontata con un livello di tensione di riferimento. Come già succitato, dalla comparazione dei due livelli applicati agli ingressi di un operazionale integratore/amplificatore d’errore, si ottiene in uscita il segnale di errore utilizzato quale controllo di gua- dagno del VGA. Questa funzione nel progetto viene realizzata dal circuito integrato AD820, un preciso am- plificatore a FET che può essere alimentato a singola tensione da 5 V a 36 V, oppure duale da ±2,5 V a ±18 V. Importante è la caratteristica di gestire tensioni negati- ve di ingresso anche operando in singola alimentazio- ne. A partire da pochi millivolt, è in grado di fornire in uscita il massimo range dinamico di tensione. Il basso drift termico di 2 µV/°C della tensione di offset, la bas- sissima corrente di polarizzazione di 25 pA e bassa tensione di rumore di ingresso, consentono all’AD820 di offrire un’alta precisione in continua con impedenze di sorgenti fino a 1 G . La larghezza di banda a gua- dagno unitario è di 1,8 MHz. La capacità di gestire un ampio range di condizioni di carico, quali ad esempio carichi capacitivi fino a 350 pF, unitamente alle pre- stazioni su elencate, rendono l’AD820 un amplificatore operazionale molto versatile in molte applicazioni, an- che con alimentazione singola. Progetto dell’AGC: “entriamo nel vivo” Dopo la descrizione degli elementi costituenti l’AGC e le necessarie considerazioni progettuali, entriamo ora nel vivo del progetto dell’AGC. La figura 7 riporta lo schema a blocchi già presentato in figura 4 ma con l’inserimento dei nomi dei componenti selezionati per la composizione dell’architettura dell’AGC, ovvero, il VGA AD8367, l’RMS detector esterno AD8361 e l’am- plificatore operazionale AD820 in qualità di integrato- re/amplificatore di errore. L’approccio al progetto è orientato a porre in primo piano un compromesso che conduca al miglior ri- sultato di una quanto più ampia larghezza di banda dell’AGC con il minimo effetto di “gain pumping”. Definizione delle specifiche di progetto Si consideri che la definizione delle specifiche di pro- getto scaturisce dall’ipotesi di utilizzare l’AGC in un Ricevitore supereterodina a singola conversione di un transceiver per comunicazioni wireless. La funzione del VGA AD8367 all’interno del ricevitore è di fornire un livello di uscita costante verso i dispositivi finali di trattamento del segnale a fronte di variazioni al suo ingresso del segnale RF a frequenza intermedia. La fi- Fig. 6 – Schema a blocchi dell’AD8361