EO_486

DIGITAL EMBEDDED FLASH 47 - ELETTRONICA OGGI 486 - MAGGIO 2020 fabbrica sulle linee di produzione e sui test dei clienti. Nella prima fase dell’operazione di programmazione, la corrente di programmazione che scorre attraverso ciascuna delle celle di memoria è la metà di quella pre- vista dall’approccio convenzionale, e il numero di celle a cui vengono simultaneamente applicati gli impulsi di tensione di programmazione viene raddoppiato: tutto ciò si traduce in una programmazione a una velocità pari a 3,3 MB/s. Inoltre, se si utilizzano due macro in parallelo, è possibile ottenere una programmazione a una velocità di 6,5 MB/s. Commutazione del software robusta e veloce in se- guito agli aggiornamenti OTA Renesas ha sviluppato un sistema di memoria flash embedded adatto per gli aggiornamenti OTA che si prevede verrà adottato universalmente nel prossimo futuro. La figura 5(a) mostra uno schema riassuntivo del blocco formato dal cluster di CPU e del blocco for- mato dal sistema di memoria flash del chip prototipo. Per ridurre i tempi di inattività, il CF in cui è archiviato il software di controllo è diviso in due aree: un’area di archiviazione per il “vecchio” software e un’area di ar- chiviazione per il nuovo software. Il nuovo software vie- ne salvato in background quando l’auto è in funzione. Il chip prototipo possiede tre cluster di CPU. Ogni cluster di CPU (indicato come cluster di CPU n, dove n = 0, 1 e 2) è colle- gato tramite un interrut- tore di tipo cross-bar a CFn-A e CFn-B, ciascuno dei quali comprende una macro CF da 4 MB. Sfrut- tando appieno la capaci- tà totale di memoria flash di 24 MB, per i tre cluster di CPU sono disponibili un’area di archiviazione del software di controllo pari a 12 MB in totale e un’area di archiviazione per il nuovo software di dimensioni equivalenti. Per evitare malfunzionamenti dopo l’aggiornamento del software o l’interruzione della commutazione, viene fornito un multiplexing per il software e le informazioni di impo- stazione (OPBT), mentre sono stati aggiunti i dati di cronologia e i flag di stato (SWT0, SWT1, FLG e così via.). Ciò garantisce un funzionamento robusto, che consente di selezionare in modo affidabile il software di controllo eseguibile. La figura 5(b) mostra l’opera- zione OTA durante l’aggiornamento del software di controllo di più MCU installate in un singolo veicolo. I tempi d’inatti- vità si riducono memorizzando pri- ma il nuovo software nelle singole MCU mentre l’auto è in funzione, e poi cambiando le informazioni sul flag in tutte le MCU quando il bloc- co accensione non è attivo. Il tempo di aggiornamento delle informazio- ni sui flag è determinato dal tempo di cancellazione. La cancellazione rapida delle celle SG-MONOS me- diante la tecnica BTBT (Tunneling Band-to-Band) contribuisce a ridur- re il tempo di aggiornamento FLAG: il valore è così ridotto, inferiore a 1 ms, da venire per- cepito come una totale assenza di tempo di inattività. La figura 6 mostra un’immagine e un elenco di specifi- che del chip prototipo che utilizza le nuove tecnologie sopra descritte. Macro e sistemi di memoria flash ba- sati su queste nuove tecnologie sviluppate sono stati incorporati negli MCU serie RH850/E2x e RH850/U2x, la cui campionatura è già disponibile. Per il futuro, Renesas è impegnata nello sviluppo con- tinuo della memoria flash embedded e il suo obiettivo è ottenere capacità e velocità più elevate, a fronte di consumi sempre inferiori, caratteristiche che saranno indispensabili per supportare le nuove applicazioni. Fig. 5 – (a) Diagramma a blocchi del chip prototipo, (b) Grafico dei tempi di aggiornamento e commutazione del software di controllo (Fonte: Renesas Electronics Corp.) Fig. 6 – Fotografia e specifiche del chip prototipo (Fonte: Renesas Electronics Corp.)