EO_485

34 - ELETTRONICA OGGI 485 - APRILE 2020 N ei sistemi di elaborazione odierni, tra i com- ponenti più “assetati” di energia si possono annoverare FPGA, CPU, ASIC e SoC. A questi si aggiungono i nuovi dispositivi ACAP (Adaptive Compu- te Acceleration Platform), la cui adozione si traduce in un deciso miglioramento delle prestazioni in applica- zioni quali data center, reti cablate, wireless 5G, intelli- genza artificiale (AI) e sistemi di assistenza alla guida automobilistica. I compromessi tra prestazioni, velocità di funziona- mento, consumo energetico, dimensioni e gli aspetti pratici relativi all’erogazione dell’energia in modo ef- ficiente ai vari elementi circuitali, sono oggetto di una valutazione costante. Ridurre al minimo il consumo di energia è sempre stata una priorità per i progettisti di sistemi. A parità di aumento della temperatura ciò comporta dispositivi o sistemi più piccoli, che consen- tono di ottenere una maggiore densità di montaggio e di funzionalità (un’aspettativa chiave da parte dei con- sumatori) a fronte di prodotti più ecologici. Nei dispo- sitivi digitali, l’assorbimento di potenza è direttamente correlato all’oscillazione della tensione. Infatti, durante il funzionamento, le capacità interne vengono caricate e scaricate: una commutazione più veloce comporta più transizioni al secondo quindi un consumo di ener- gia maggiore. Per attenuare tale fenomeno, le tensioni di alimentazione dei dispositivi si sono costantemente ridotte, passando da 5 V a meno di 1 V. Per ottimizzare ulteriormente le prestazioni, le sottosezioni dei dispo- sitivi oggi prevedono rail (terminali) di alimentazione separati: da 0,56 V a 0,88 V per la tecnologia a 7 nm di nuova generazione utilizzata per i core di elaborazio- ne e i blocchi di RAM, 1,35 V o 1,5 V per le memorie DDR, 1,5 V per le funzioni ausiliarie e 3,3 V o 5 V per le sezioni di I/O di generazione precedente. Un’ulteriore integrazione in atto nel campo SoC (system on chip) sta portando all’aggiunta di nuovi valori di tensioni per DSP, codec e unità di elaborazione video/grafica. No- nostante le tensioni delle varie sezioni possano essere simili, spesso devono essere generate separatamente non solo per evitare interazioni indesiderate ma anche per permetterne l’abilitazione separata e l’accensio- ne/spegnimento sequenziale. A parità di potenza, tensioni così basse comportano ovviamente correnti molto elevate: sul rail di alimen- tazione principale, alcuni SoC, FPGA e core di elabo- razione arrivano ad assorbire da 4 A a più di 200 A, mentre i dispositivi di memoria, i SERDES o i blocchi di I/O possono richiedere da 1 A a 25 A. I regolatori PoL sono alimentati da una tensione di bus più elevata, in genere 5 V o 12 V, con correnti molto più basse a parità µPOL, una soluzione innovativa per alimentare FPGA e processori Philip Lechner Marketing Manager Power Avnet Abacus Utilizzata al posto della tradizionale implementazione tramite componenti discreti, la nuova serie di PoL TDK, denominata µPOL, sfrutta un approccio di progettazione multidisciplinare e adotta una tecnologia di integrazione brevettata garantendo un deciso miglioramento in termini di densità di potenza e ingombro nonché una serie di vantaggi a livello di sistema POWER Fig. 1 – Un tipico “albero di potenza” per un dispositivo Xilinx Zynq 7 POINT OF LOAD SUPPLY