EO_482

EDA/SW/T&M 76 - ELETTRONICA OGGI 482 - NOVEMBRE/DICEMBRE 2019 ANALOG DESIGN processi sulla progettazione circui- tale. Nel momento in cui si riducono le dimensioni dei transistor, cresce l’impatto degli effetti parassiti (ca- pacità, resistenze, induttanze) del dispositivo e delle interconnessio- ni. Di solito i progettisti analogici eseguivano la maggior parte dei collaudi dei loro design utilizzando la simulazione dello schema circui- tale prima del layout (pre-layout) al fine di analizzare l’effetto dei transi- stor sulle prestazioni del circuito. Di recente si è potuto constatare che, nel caso di progetti sviluppati utiliz- zando nodi tecnologici avanzati, an- che le simulazioni pre-layout hanno lo stesso comportamento delle simulazioni post-layout a causa del gran numero di effetti parassiti inclusi nei modelli del transistor. Alle problematiche legate alla progettazione di circuiti analogici a elevate prestazio- ni utilizzando transistor realizzati con nodi tecnologici avanzatati si aggiunge la necessità di dover eseguire tali simulazioni con gli effetti parassiti tipici del post-layout poiché il rapporto fra transistor ed elementi RC paras- siti può essere superiore a 1:100. La terza conseguenza - mensioni sempre maggiori e caratterizzati da un elevato livello di integrazione che possono richiedere il ricor- so a nuove architetture. In virtù di questo effetto, non è possibile aumentare il livello d’integrazione mediante un incremento dello scaling. Per ottenere un’integrazione sempre più spinta si fa allora ricorso a metodi alternativi che prevedono ad esempio l’uso di packaging avanzati, tecniche di impilamento (stacking) e l’adozione di nuovi materiali. Si prendano ad esempio le memorie flash 3D e le memorie magnetiche. Le memorie del primo tipo pos- sono immagazzinare più bit di dati in una singola cella di memoria. Un’operazione di questo tipo richiede una programmazione sofisticata e algoritmi di lettura che possono essere simulati solamente mediante SPICE. La legge di Dennard Anche se la legge di Moore ha conquistato gli ono- ri della ribalta, esiste un’altra legge che influenza la progettazione analogica ed è la legge di Dennard. Quest’ultima, formulata nel 1974 dallo scienziato Ro- transistor rimane costante al diminuire delle loro di- mensioni fisiche, cioè, via via che i transistor diventa- no più piccoli, diminuiscono anche i valori di tensione " # differenza di quel che accade per i circuiti digitali, nel caso di quelli analogici il consumo di potenza non si riduce con la tecnologia di processo. Per diminuire i consumi di potenza dei circuiti analogici è necessario lo sviluppo di nuove architetture circuitali e di tecni- che di gestione della potenza (power management) più sofisticate. Funzionalità come ad esempio le verifiche dinamiche (dynamic check) hanno fatto registrare inte- ressanti evoluzioni finalizzate ad aiutare i progettisti a identificare problemi circuitali che possono insorgere nel corso della progettazione low power (a basso con- sumo). I gate flottanti dei circuiti d’ingresso durante la fase di spegnimento (power-down) provocano corren- ti di perdita. In ogni caso, per utilizzare queste verifi- che, il circuito deve ancora essere simulato con SPICE. Non solo è necessario verificare qualsiasi modalità di funzionamento di un circuito, ma anche accertarsi del corretto comportamento durante la commutazione tra le varie modalità. Ciò richiede una verifica veloce, ma nel contempo accurata, per quel che concerne la parte analogica, della funzionalità del circuito, che non è pos- sibile effettuare con la simulazione FastSPICE. Ci si trova dunque di fronte a una sorta di enigma. I simulatori SPICE tradizionali, seppur necessari per as- sicurare l’accuratezza richiesta, incontrano molte diffi- coltà nella simulazione di progetti che integrano un nu- mero sempre maggiore di dispositivi e in cui gli effetti parassiti introdotti dal layout assumono una notevole rilevanza e non sono in grado di gestire le nuove ar- chitetture che si vanno diffondendo in misura sempre maggiore. I tradizionali simulatori FastSPICE, dal canto loro, sono in grado di affrontare queste nuove proble- matiche ma il loro livello di accuratezza non è accetta- bile per i progettisti analogici (Fig. 1). È tempo di osare In un contesto come quello appena descritto è utile riesaminare le più recenti esigenze della community dei progettisti analogici, non rompere i legami con il passato ma nel contempo pensare a una nuova archi- Fig. 1 – Le due tendenze che evidenziano i limiti della capacità e delle prestazioni della simulazione SPICE