EO_482

DIGITAL NEW MEMORIES 52 - ELETTRONICA OGGI 482 - NOVEMBRE/DICEMBRE 2019 processore deve copiare il codice nella SRAM on-chip pri- ma dell’esecuzione. Con l’acronimo XiP (Execute-in-Place) si identifica una memoria flash seriale che permette di elimina- re questo requisito grazie alla disponibilità di una interfaccia più ampia e veloce. Ciò a sua volta comporta una riduzione della quantità di SRAM on-chip richiesta che si traduce nella possibilità di utilizzare un microcontrollore o un processore host più economico. Le memorie della linea EcoXiP di Adesto dispongono di un’interfaccia SPI ottale e sono in grado di assicurare elevate prestazioni a fronte di consumi nettamente inferiori rispetto a quelli di altri analoghi dispositivi ottali, oltre a prestazioni decisamente superiori rispetto alle memorie con interfaccia SPI quadrupla. Per i moderni dispositivi embedded la modalità XiP (Fig. 3) è senza dubbio interessante, anche in considerazione dle fatto che solitamente la memoria flash on-chip è piuttosto costosa e di dimensioni limitate. Solitamente i microcontrollori preve- dono 1 Mb di flash interna, mentre gli attuali nodi IoT spes- so richiedono molto più spazio per il codice necessario per gestire una molteplicità di funzioni – stack di comunicazione, interfacce wireless, elaborazione audio, visione artificiale e software applicativo. L’utilizzo di XiP con una flash esterna permette di memorizzare una maggiore quantità di codice, oltre a contribuire a ridurre il tempo di avviamento grazie all’eliminazione della fase di trasferimento del codice. La modalità XiP consente di utilizzare la SRAM per la memo- rizzazione dei dati piuttosto che del codice, con conseguente riduzione della quantità di SRAM richiesta. Ciò può contri- buire a diminuire i costi del sistema, eliminando la necessità di ricorrere a una SRAM esterna o consentendo l’uso di un microcontrollore con meno SRAM a bordo e quindi più eco- nomico. Mentre una flash di tipo NOR supporta l’accesso random, il microcontrollore deve mappare l’interfaccia seriale nel pro- prio spazio di memoria, che viene vista come un’altra area di memoria e può di conseguenza supportare la modalità XiP. Al fine di migliorare ulteriormente le prestazioni, la linea EcoXiP è ottimizzata per l’esecuzione del codice. Le interfacce SPI standard sono progettate per gestire acces- si di tipo random: ogni lettura prevede un comando, un indi- rizzo e il dato restituito: una volta ottenuto il dato richiesto, è possibile effettuare un’altra richiesta. Spesso, comunque, le istruzioni sono caricate (fetch) da indirizzi consecutivi. L’interfaccia delle memorie EcoXiP sfrutta questa caratteri- stica fornendo byte sequenziali per ogni richiesta di lettura fino al momento in cui non viene inviato un comando con un nuovo indirizzo. In questo modo è possibile raddoppiare il throughput del bus eliminando la latenza legata alla necessi- tà di inviare un nuovo indirizzo per ogni prelievo. Le memorie EcoXiP possono trasferire istruzioni in modo continuo a una velocità pari a 156 MB/s (266 MB/s di picco). Un altro problema relativo alle memorie flash di tipo NOR è rappresentato dal fatto che le operazioni di scrittura sono più lente, di parecchi ordini di grandezza, rispetto a quelle di lettura. Ciò significa che i dati non possono essere scrit- ti nella flash mentre il codice viene eseguito dalla stessa a causa dell’impatto negativo che avrebbe sulle prestazioni. La serie EcoxiP, invece, supporta operazioni di lettura e scrit- tura simultanee grazie a un partizionamento flessibile della memoria in banchi indipendenti. In questo modo è possibile utilizzare XiP per l’esecuzione del codice e, contemporanea- mente, salvare dati in memoria ed eseguire aggiornamenti in modalità OTA (Over the Air). La possibilità di effettuare il reset sotto il controllo del pro- cessore host è un requisito importante per i sistemi embed- ded. Il protocollo per il reset seriale JESD252 di JEDEC con- sente di effettuare tale operazione senza la necessità di un pin di reset sulla memoria o di segnali dedicati provenienti da un microcontrollore o un processore host. Sebbene l’adozione del reset seriale e della funzionalità XiP abbia un impatto sul progetto per quanto concerne sia per il dispositivo host sia la memoria, in un numero sempre cre- scente di microcontrollori viene aggiunto il supporto per questi standard. Adesto è stato il primo produttore a fornire memorie flash di tipo NOR in grado di supportare il proto- collo di segnalamento per il reset delle memorie flash seriali e gli standard xSPI. La serie di memorie EcoXiP fornisce le prestazioni richieste in termini di esecuzione a fronte di una riduzione sia dei consumi di potenza sia dei costi del siste- ma. Tali memorie implementano lo standard per la “serial flash discovery” e integrano altre ca- ratteristiche finalizzate a miglio- rare la sicurezza e l’efficienza in termini di consumi. Grazie a queste tecnologie i pro- gettisti possono ora disporre di mezzi efficaci per affrontare le problematiche correlate allo sviluppo di prodotti destinati al variegato mondo dell’IoT. Fig. 3 – Modalità di esecuzione XiP copied CPU Flash Memory code code data RAM CPU code data XIP