EO_482

DIGITAL NEW MEMORIES 50 - ELETTRONICA OGGI 482 - NOVEMBRE/DICEMBRE 2019 Il ruolo delle flash SPI Il vantaggio più significativo di un’interfaccia seriale rispetto a un bus parallelo è il minor numero di segnali richiesto. Un numero inferiore di segnali e di pin di I/O consente in molti casi di ridurre il costo dei componenti e i consumi in quan- to la potenza richiesta per il pilotaggio dei segnali esterni al chip può contribuire in maniera significativa ai consumi complessivi. Le specifiche SPI originali prevedono quattro segnali (Fig. 1): un clock seriale (SCLK) per sincronizzare il trasferimento dei dati, uno o più segnali di chip select (CS) per consentire la selezione di più target, e due segnali dati (MOSI e MISO) per il trasferimento dei dati in ciascuna direzione. Lo standard è stato successivamente ampliato per garantire maggiori pre- stazione e ora include anche la funzionalità di reset attraver- so l‘interfaccia SPI. Al fine di incrementare l’ampiezza di banda, l’interfaccia SPI si è evoluta nel tempo e ora sono disponibili diverse versio- ni che comprendono l’interfaccia SPI duale, che utilizza en- trambi i pin dei dati in configurazione half-duplex per inviare due bit per ciclo di clock, oltre alle interfacce SPI quadrupla e ottale che, grazie all’aggiunta di ulteriori linee dati, consen- tono il trasferimento di un maggior numero di bit per ciclo di clock. Entrambe possono essere utilizzate in modalità DDR (Double Data Rate) che permette il trasferimento dei dati su entrambi i fronti del clock. Le interfacce SPI quadrupla e ottale sono definite dallo standard xSPI (expanded SPI) for- mulato da JEDEC, denominato JESD251, che fornisce le linee G li odierni sistemi embedded, come ad esempio i di- spositivi “smart” e i punti terminali (endpoint) delle reti IoT, spesso richiedono l’accesso rapido al siste- ma (instant on), abbinato a elevate prestazioni e bassi con- sumi. Tutti i sistemi elettronici dovrebbero avere la possibi- lità di effettuare il ripristino quando si trovano in condizioni anomale provocate da guasti transitori, spesso strettamente correlati a problemi di integrità dei segnali e ad altri com- plessi fattori connessi agli odierni progetti che prevedono il funzionamento a velocità sempre più elevate. Il ripristino da un errore di runtime (ovvero che si manife- sta durante l’esecuzione) richiede la capacità di avviare un reset controllato di tutto il sistema (o di alcune sue parti), mentre in condizioni estreme e laddove non è stato previsto un reset soft, sarà necessaria l’esecuzione del “power cycle” (spegnimento/riaccensione) del dispositivo. Nel caso di endpoint IoT ubicati in locazioni remote questa operazione può risultare problematica e costosa e questo è solamente un esempio dell’importanza che hanno acquisito le funzioni di reset nell’ambito della progettazione embeddded. L’interfaccia SPI (Serial Peripheral Interface) è ampiamente utilizzata per collegare le periferiche e la memoria a un mi- crocontrollore o un microprocessore presente in un sistema embedded. Il reset della memoria flash seriale è una parte importante dei processi d’inizializzazione o ripristino e, al fine di semplificare l’operazione di reset delle memorie con interfaccia SPI da parte del processore host JEDEC, l’orga- nismo che si occupa della standardizzazione per il settore dei semiconduttori, ha definito un protocollo di reset seriale che eli- mina la necessità di avere un pin di reset dedicato. In quest’articolo viene descritto il protocollo di re- set e il suo utilizzo, con particolare riferimento a xSPI (expanded SPI) e all’esecuzione del codice dalla memoria non volatile seriale. Il nuovo standard messo a punto da JEDEC garantisce notevoli vantaggi a tutti coloro che sono impegnati nello sviluppo di sistemi embedded Paul Hill Director, Product Marketing Adesto Technologies L’importanza del reset soft nella progettazione embedded Fig. 1 – I segnali previsti dall’interfaccia SPI SPI Master SCLK MOSI MISO SS SPI Slave SCLK MOSI MISO SS