EO_481

TECH INSIGHT PHOTONIC ICS 30 - ELETTRONICA OGGI 481 - OTTOBRE 2019 per un controllo accurato della validità geometrica dei progetti contenenti strutture curvilinee (Fig. 4). Tuttavia, al diminuire della lunghezza massima consentita per i segmenti che compongono le figure, per rappresentare un singolo poligono si rende necessario un maggior numero di lati. Siccome il funzionamento degli strumenti DRC per la verifica si basa sull’analisi dei lati, all’aumentare del numero di lati aumentano tuttavia anche i tempi di elaborazione dei tool. I progettisti devono quindi gestire il corretto bilanciamento tra l’uso di un elevato numero di lati, per garantire un’accurata rappresentazione dei componenti dei PIC, e il possibile impatto di tale scelta sui tempi di elaborazione. Per riuscire a eseguire in modo efficiente una corretta analisi DRC sui layout dei PIC, molti progettisti di PIC hanno messo a punto un nuovo stile di codifica, nel quale la lunghezza massima dei lati riveste un ruolo chiave per l’individuazione del miglior compromesso tra la ge- stibilità delle performance e la precisione dei risultati. Va detto che alcuni strumenti per la ve- rifica fisica potrebbero anche non produrre impatti significativi sui tempi di esecuzione del DRC equation-based, grazie all’effica- cia delle molteplici strategie di ottimizzazione dell’elaborazione presenti nel tool. Tuttavia, è op- portuno prendere sempre cau- telativamente in considerazione l’impatto sui tempi di elabora- zione, quando si procede allo sviluppo di PDK (Process Design Kits) per il DRC dei progetti di Si- licon Photonics. Fig. 4 – L’applicazione di funzionalità equation-based alle strutture curvilinee riduce la quantità di false violazioni [2] Fig. 5 – Estrazione dei parametri di un dispositivo PIC, in un’analisi LVS