EO_479

POWER PARALLEL OPERATION 43 - ELETTRONICA OGGI 479 - GIUGNO/LUGLIO 2019 riduce la sua affidabilità. In secondo luogo, la prote- zione da sovracorrente potrebbe attivarsi e spegnere il convertitore. se un carico di valore elevato vie- ne applicato già durante l’avvio e un convertitore si avvia prima dell’altro, quest’ultimo deve erogare tutta la corrente di carico. La protezione da sovracorren- te può attivarsi e spegnere il convertitore, impedendo all’avvio di andare a buon fine. Non tutti i controller integrano queste funzioni, in par- ticolare i controller digitali. D’altra parte, i controller digitali dominano nei sistemi in cui il funzionamento parallelo è obbligatorio. Sebbene la maggior parte dei controller digitali disponga di un pin di sincronizza- zione e alcuni controller digitali abbiano anche un pin per la condivisione della corrente, non sono in gra- do di eseguire correttamente l’interleaving e la con- divisione della corrente se i pin sono semplicemente collegati insieme. A causa della tolleranza dei compo- nenti, molto probabilmente non si avvieranno contem- poraneamente. È importante definire e implementare un corretto algo- ritmo di funzionamento parallelo. Questo articolo uti- lizza due convertitori CC/CC full-bridge controllati da UCD3138 per implementare queste funzioni. La figura 1 mostra i collegamenti hardware. Come la maggior parte dei controller digitali, UCD3138 dispone di un pin SYNC in grado di sincronizzare le uscite PWM (modulazione di larghezza di impulso – pulse-width modulation ) su un segnale esterno. Un convertitore di potenza, designato come master, può generare un segnale di sincronizzazione (DPWM0A in questo esempio) pari alla sua frequenza di com- mutazione ma sfasato di 90 gradi. Collegando questo segnale al pin SYNC dell’altro convertitore di poten- za (designato come slave) e configurando lo slave in modo che si sincronizzi ad esso, la frequenza di com- mutazione dello slave viene sfasata di 90 gradi. Tuttavia, c’è un problema: a causa delle tolleranze dei componenti, non esistono due controller che abbiano esattamente la stessa frequenza di clock interna. Inol- tre, la frequenza di clock cambia con la temperatura; anche se le due frequenze di clock sono vicine a tem- peratura ambiente, possono variare al cambiare della temperatura. Se le frequenze del clock del master e dello slave sono significativamente diverse, obbligarle a sincronizzarsi può causare un allungamento dell’im- pulso PWM o impulsi mancanti, con conseguenti dan- ni allo stadio di potenza. Pertanto, la prima cosa da fare è far corrispondere le frequenze di commutazione. A tal fine, il converti- tore slave deve conoscere la frequenza di commuta- zione del master. Un’opzione consiste nel misurare la frequenza del segnale SYNC perché corrisponde alla frequenza di commutazione del master. Tuttavia, il segnale SYNC è ad alta frequenza e la funzione di acquisizione dell’UCD3138 ha una risoluzione limitata. La misurazione della frequenza potrebbe non essere abbastanza precisa. Per una misurazione più accurata, occorre far sì che il convertitore master generi un altro segnale PWM (PWM0 in questo esempio) con una frequenza molto più bassa e inviare questo segnale al pin TCAP ( timer- capture ) del convertitore slave. Il convertitore slave acquisisce questo segnale e determina la frequenza di commutazione del master, per poi regolare la propria frequenza di commutazione in modo che corrisponda. Una volta completato questo processo, è possibile abi- litare la funzione di sincronizzazione in sicurezza. I due convertitori saranno ora collegati in interleave. In que- sta configurazione è presente un segnale generico di input/output (GPIO) dallo slave al master, utilizzato per l’avvio simultaneo, che verrà trattato più avanti. Voi sono alcune cose da notare in figura 1: In questo esempio, il segnale SYNC è attivato in caso di fronte di salita. La topologia full-bridge a sfasamento ha due gambe (legs): una fissa in cui la forma d’onda PWM è fissa e una sfasata in cui il PWM è sfasato rispetto alla gam- ba fissa. Il segnale SYNC dovrebbe essere ritardato in fase di 90 gradi rispetto alla forma d’onda PWM della gamba fissa del master. Fig. 2 – Segnali PWM master e slave