EO_479

TECH INSIGHT DIGITAL SIGNAL PROCESSING 30 - ELETTRONICA OGGI 479 - GIUGNO/LUGLIO 2019 zione di questi algoritmi, con conseguente aumen- to della dissipazione di potenza. Per questo moti- vo negli ultimi anni sono stati sviluppati processori “ad hoc”. DSP specializza- ti come quelli della serie Tensilica ConnX sono in grado di elaborare i dati provenienti dai sensori mediante operazioni ca- ratterizzate da un elevato grado di parallelismo, con ampiezze dei dati adattate alla particolare applica- zione considerata, garan- tendo in tal modo una maggiore efficienza rispetto alle CPU e la possibilità di realizzare soluzioni ottimizzate in termini di costi, consumi e dimensioni. Di seguito sono elencati alcuni aspetti da prendere in considerazione nel processo di valutazione di un nuovo processore, in particolare un DSP, che potrebbe essere aggiunto al progetto di un SoC (System on Chip): Prestazioni: il DSP deve completare il proprio lavoro nel minor numero di cicli possibile con una frequenza di clock adeguata. Memoria: il DSP deve essere progettato per raggiungere le velocità di clock richieste indipendentemente dalle dimensioni della memoria. Consumi ridotti: il DSP deve completare i processi (task) nel minor numero di cicli possibile per minimizzare il consumo di energia. Basso costo: Le dimensioni del DSP devono essere le più compatte possibili per ridurre il costo dell’area di silicio richiesta. Il nuovo DSP Tensilica ConnX B20 (la cui architettura è riportata in figura 2), il componente caratterizzato dalla più elevata velocità fra tutti i membri della serie ConnX, soddisfa queste esigenze ed è particolarmente indicato per applicazioni quali radar, lidar e 5G, grazie all’integrazione di un compilatore ottimizzato ad alte prestazioni, librerie matematiche avanzate ed esempi applicativi, oltre a un IDE Eclipse per lo sviluppo, con funzionalità di debug e profilazione su un target JTAG o ISS. Tra i principali vantaggi del nuovo processore si possono annoverare i seguenti. Opzione per operazioni MAC su vettori a 32 bit in virgola fissa. Pipeline più profonda e velocità di clock più elevate. Nuove opzioni HPX e SPX (operazioni in virgola mobile a singola e mezza precisione estesa). – L’opzione per operazioni MAC su vettori a 32 bit permette di raddoppiare le operazioni a 16 x 16 bit. – L’opzione SPX permette di raddoppiare le prestazioni delle operazioni in precisione singola (SP). – Opzioni per l’accelerazione delle operazioni FEC (Forward Error Correction) richieste dalle applicazioni telecom in ambito 4G e 5G. – Miglioramento nel calcolo di seno/coseno/esponenti complessi a 16 bit e nello scaling (variazione di scala) della FFT. Compatibilità software con gli altri membri della famiglia. Certamente è possibile realizzare un processore che integra un gran numero di risorse di elaborazione in grado di ottenere ottimi punteggi nelle prove comparative (benchmark) ma non garantisce prestazioni adatte quando deve elaborare codice applicativo reale. Appositamente realizzato per applicazioni 5G e radar/lidar in campo automotive, il nuovo DSP B20 è in grado di assicurare: Un miglioramento fino a 30 volte in termini di prestazioni nelle applicazioni 5G che coinvolgono l’utilizzo di un DSP. Un miglioramento fino a 10 volte nelle applicazioni in campo automotive. Anche in uno scenario dove l’elaborazione avviene a livello di sensori, non esiste una soluzione universale in grado di soddisfare tutte le esigenze. La scelta di una famiglia di processori compatibili tra di loro permette ai progettisti di scegliere il dispositivo con le caratteristiche più adatte per la particolare applicazione considerata. Cadence ha già introdotto parecchi dispositivi di DSP Tensilica e continuerà ad apportare tutte le migliorie neces- sarie per soddisfare le esigenze in termini computazionali degli anni a venire. Fig. 2 – Schema dell’architettura del DSP Tensilica ConnX B20