EO_476

DIGITAL HIGH SPEED INTERFACES controllato da qualunque dispositivo stia effettuando la lettura dei dati, quindi se l’host del microcontroller sta scrivendo i dati su un dispo- sitivo HyperRAM, quest’ul- timo controlla il segnale RWDS. I dati in via di lettura su DQ[0-7] sono allineati con entrambi i fronti del clock. Ciascun dispositivo slave viene selezionato utilizzan- do un chip-select attivo bas- so, designato CS0#, CS1#, CS2# e così via. Può essere attivo un solo chip-select alla volta. Tutte le operazio- ni del bus iniziano con la transizione del chip-select designato da alto a basso. Tutte le operazioni del bus terminano con la transizio- ne del chip-select designato da basso ad alto. Gli svilup- patori devono garantire che sia attivo un solo chip-select alla volta. In caso contrario, è possibile che più disposi- tivi slave HyperBus slave pi- lotino contemporaneamente il segnale RWDS, danneg- giando i dati. Il dispositivo master pilo- ta un segnale di ripristino hardware attivo basso, de- signato RESET#. Quando viene portato al livello bas- so, tale segnale ripristina lo stato di tutti gli eventuali di- spositivi di memoria Hyper- Bus a esso collegati. Tale operazione include il ripri- stino dei registri di configurazione interni dei dispositivi di memoria. Questa non influisce tuttavia sullo stato del- la memoria interna dei dispositivi di memoria HyperBus. Nella maggior parte delle interfacce con microcontrollo- re master HyperBus, il segnale RESET# non fa parte della periferica HyperBus, ma è invece un pin di I/O generico. I dispositivi slave HyperBus sono dotati di un debole pull- up (quindi con flusso di corrente ridotto) sul pin RESET# che, se lasciato flottante, viene portato in uno stato alto. Microcontrollori con interfaccia HyperBus Qualunque periferica compatibile con HyperBus pre- sente su un microcontrollore deve essere conforme alla specifica HyperBus. Un esempio di microcontrollo- re compatibile con HyperBus è il mod. STM32L4R9 Arm Cortex-M4F di STMicroelectronics (Fig. 1), dotato di 2 Mbyte di memoria flash interna e di 640 kbyte di SRAM. Ricca la dotazione di periferiche, comprese due inter- facce OctoSPI configurabili come interfacce HyperBus. Fig. 1 – Il microcontroller STM32F4L9 di STMicroelectronics si basa su un core Arm Cortex-M4 con FPU ed è dotato di due interfacce compatibili con HyperBus, evidenziate qui in arancione (Fonte: STMicroelectronics) 41 - ELETTRONICA OGGI 476 - MARZO 2019