EO_475

DIGITAL HETEROGENEOUS COMPUTING in gruppi autoconsistenti di istruzio- ni detti thread che vengono ripartiti fra i core disponibili in modo tale da eseguire in parallelo 64 processi, o cluster. La virtualizzazione hardware consente di eseguire simultaneamen- te più thread di diversi cluster oppure limitare le risorse ai thread di un solo cluster se questo richiede l’esecu- zione in tempo reale. Non solo, ma se necessario è possibile separare fun- zionalmente i core disponibili in modo da dedicarne alcuni a rispondere a un sistema operativo generico e gli altri a un RTOS. I Multi-Threaded Processor MIPS a 64 bit na- scono predisposti per implementare e risolvere proces- si di intelligenza artificiale perché consentono di ese- guire processi complessi con un elevato rendimento. L’ultimo nato è il multi-threaded multi-core MIPS I7200 pensato per i nuovi motori di comunicazione LTE/5G. In quest’architettura è stata introdotta un’attenta gestione delle priorità nella suddivisione dei thread di ogni clu- ster e aumentata a 1 MByte la disponibilità di memoria locale di ciascun core. Sono state, inoltre, introdotte le istruzioni nanoMIPS di lunghezza variabile fra 16, 32 o 48 bit che consentono di adattare gli algoritmi alle pre- stazioni di volta in volta richieste. Core neuronali Qualcomm ha introdotto nei suoi core eterogenei il Neural Processing Engine (NPE) in grado di scompor- re gli algoritmi in parti autoconsistenti assegnabili, di volta in volta, ai core CPU Kryo, GPU Adreno o DSP Hexagon disponibili nelle architet- ture multi-core. I nuovi Qualcomm Snapdragon delle famiglie 600 e 800 sono perciò particolarmente adatti al riconoscimento di imma- gini con contenuti grafici complessi utilizzabili, per esempio, nella visio- ne robotica. Per questi processori la società offre un kit di sviluppo “SDK for AI” pensato per la realizzazione delle applicazioni d’intelligenza ar- tificiale tramite la creazione di API di calcolo neuronale. In pratica, è possibile definire le modalità con cui il processore può apprendere e perciò migliorare continuamente la correlazione fra la propria base di conoscenze e l’efficacia con cui grazie a essa sono eseguite le task applicative. Il sistema può così perfe- zionare il modo di assegnare le task ai core CPU, GPU e DSP e di questa evoluzione viene tenuta traccia nel Deep Learning Container sotto forma di un file “.dlc” caricato di volta in volta all’i- nizio di ogni nuova elaborazione e corretto alla fine con il rinforzo delle assegnazioni che hanno avuto esito positivo e l’indebolimento di quelle meno efficienti. Il nuovo Qualcomm Snapdragon 850 implementa l’NPE per il riconoscimento di contenuti vocali e grafici complessi e monta otto CPU Kryo385 con clock di 2,96 GHz, una GPU Adreno630, un DSP vettoriale Hexagon685 e un modem LTE X20 con 1,2 Gbps in download e 150 Mbps in upload. Core adattativi Xilinx ha presentato in primavera la sua nuova Adaptive Compute Acceleration Platform (ACAP) che mira a supe- rare i limiti degli attuali Fpga attraverso l’uso di un’archi- tettura eterogenea multi-core capace di adattare le pro- prie caratteristiche e anche talune prestazioni in funzione della domanda applicativa. La novità è che l’adattamento delle funzionalità operative avviene anche con una moda- lità dinamica in grado di attivarsi autonomamente men- tre il dispositivo è in funzione e sta eseguendo processi partizionati in parallelo. Ciò ne consente l’uso anche per implementare algoritmi inferenziali di calcolo cognitivo e intelligenza artificiale. Il primo chip in fase di sviluppo ha nome in codice “Everest” e sarà fabbricato da TSMC in ge- ometria di processo da 7 nm grazie alla quale implemen- terà circa 50 miliardi di transistor. In pratica, è composto da una matrice di blocchi DSP con- nessi in una Network-on-Chip (NoC), programmabili nelle funzionalità hard- ware, dotati di una propria memoria e soggetti a motori di calcolo software altrettanto programmabili e adatta- bili alla domanda di risorse da parte delle applicazioni. Anche gli I/O sono adattabili e programmabili secondo le esigenze come pure i moduli peri- ferici disponibili come ADC, DAC, Ser- Des e memorie HBM. Il software usa indifferentemente i linguaggi C/C++, OpenCL e Python, ma anche l’RTL in- dispensabile per programmare le porte logiche. Le presta- zioni previste sono di almeno venti volte superiori rispetto a quelle dell’attuale migliore Fpga Virtex e consentiranno di gestire gli enormi flussi di dati e contenuti multimediali delle comunicazioni 5G. 43 - ELETTRONICA OGGI 475 - GENNAIO/FEBBRAIO 2019 Qualcomm Snapdragon 850 implementa il Neural Processing Engine che assegna le task ai core CPU, GPU e DSP tenendo traccia dell’efficacia operativa nel Deep Learning Container L’architettura ACAP, Adaptive Compute Acceleration Platform, dei nuovi Xilinx Everest è composta da blocchi DSP capaci di adattarsi alle esigenze di elaborazione