EO_473

AUTOMOTIVE 30 - ELETTRONICA OGGI 473 - OTTOBRE 2018 classe automotive, che sfruttano le tecnologie “More than Moore” per integrare più unità di processori ap- plicativi e di processori in tempo reale, con logica programmabile altamente parallelizzata, interfacce standard a banda larga: il tutto ospitato nello stesso componente su silicio. Con due core di tipo lockstep, una RPU (unità di ela- borazione in tempo reale) può essere in grado di gestire funzionalità critiche per la sicurezza fino al livello ASIL-C. Per garantire la sicurezza funzionale necessaria, una RPU di questo tipo deve anche poter ridurre, rilevare e compensare i singoli errori casuali, compresi i guasti hardware e quelli indotti da singoli eventi. Per interagire direttamente con i comandi del veicolo come sterzo, accelerazione e frenata, sono ne- cessari processori di sicurezza. Chiaramente, è indi- spensabile poter evitare gli errori di elaborazione in questo sottosistema. Oltre alla capacità di sincronia dei core, ulteriori importanti misure di compensazio- ne includono il supporto degli schemi ECC (Error Cor- rection Code) su cache e dispositivi di memoria per garantire l’integrità sia del programma applicativo, sia dei dati necessari per eseguire il controllo dei vei- coli autonomi. La funzione BIST (Built-in self-test) in fase di accensione è inoltre importante per assicura- re che l’hardware sottostante non presenti alcuna anomalia prima del funzionamento, e per consentire di isolare funzionalmen- te la memoria e le periferiche all’interno del dispositivo, qualora dovessero risulta- re difettose. L’MPSoC Zynq UltraScale+ di classe automotive di Xilinx include queste caratteristiche e permette inoltre all’utente di richiedere ulteriori BIST durante il fun- zionamento, se necessario. Per quanto riguarda l’interfacciamento con le tipologie di sensori all’interno del veico- lo, le interfacce tipiche ad alta velocità in- cluderanno MIPI, JESD204B, LVDS e Giga- bit Ethernet (GigE) per l’interfacciamento a larga banda di dispositivi quali telecamere, RADAR e LIDAR. Gli IC MPSoC includono in genere I/O flessibili che possono essere configurati per connettersi direttamente con connessioni MIPI, LVDS e Giga Bit Seriali, lasciando che i livelli superio- ri dei protocolli siano eseguiti all’interno della matri- ce in logica programmabile, spesso utilizzando core IP. Interfacce come CAN I2C, SPI e UART si sono già affermate nell’ambito delle applicazioni automotive, e sono fornite come funzioni pronte all’uso all’interno del sistema di elaborazione di dispositivi come l’MP- SoC Zynq UltraScale+. L’implementazione dei protocolli applicabili all’interno della matrice in logica programmabile di un dispositi- vo MPSoC consente anche di incorporare facilmente eventuali revisioni o aggiornamenti degli standard, diverse modalità dei sensori per eseguire l’elabora- zione di base, l’instradamento e la conversione delle informazioni tra le unità di elaborazione e gli accele- ratori all’interno delle unità di elaborazione. L’elaborazione seriale ad alte prestazioni effettua l’e- strazione dei dati, la sensor fusion (la fusione delle informazioni provenienti da più sensori) e il proces- so decisionale ad alto livello basata sui suoi ingressi. In alcune applicazioni, verranno eseguite delle reti neurali nell’ambito dell’elaborazione seriale ad alte prestazioni. L’elaborazione di sicurezza esegue l’elaborazione in tempo reale e il controllo del veicolo in base ai para- metri ambientali rilevati forniti tramite pre-elaborazio- ne nel dispositivo DAPD, ed è prodotta dall’accelera- zione su reti neurali e dagli elementi di elaborazione seriale ad alte prestazioni. La realizzazione del CPM pone il progettista di fronte a numerose problematiche legate a interfacciamento, scalabilità, conformità e prestazioni. E, naturalmente, i rigidi vincoli di SWaP-C (dimensioni, peso, potenza e costo) sono sempre presenti in ambito automobilisti- co. Inoltre, si può prevedere che gli standard applica- bili, le prassi migliori e gli algoritmi di apprendimento automatico evolveranno rapidamente con i sistemi a guida autonoma di livello superiore che raggiungono fasi importanti di prototipazione e di adozione preli- minare da parte dei clienti. Per superare queste sfide, è possibile concepire una soluzione integrata e pro- grammabile in grado non solo di gestire le funzioni di interfacciamento, pre-elaborazione e instradamento dei segnali del DAPD, ma anche di integrare alcune funzionalità di elaborazione sicura e, potenzialmente, funzionalità di apprendimento automatico attraverso reti neurali all’interno dello stesso componente su si- licio, o sotto forma di dispositivo stand-alone di ac- celerazione hardware. Questa opportunità determina l’emergere di una nuova classe di integrati MPSoC (Multi-Processor System on Chip) programmabili di Fig. 1 – Funzioni CPM