EO_472

EDA/SW/T&M PCB DESIGN TOLL 72 - ELETTRONICA OGGI 472 - SETTEMBRE 2018 suoi layout per individuare a colpo d’occhio le funzioni circuitali. Infine, per il formato dei dati rappresentati graficamente non esiste ancora uno standard ricono- sciuto come universale e ciò significa legarsi a un uni- co fornitore e al suo formato dati. Secondo gli esperti Sigasi la visualizzazione grafica deve consentire l’ispezione, la navigazione e la docu- mentazione dei progetti nel modo più efficace per il progettista. Il codice testuale e il disegno grafico de- vono nascere ed evolvere insieme in modo che ogni modifica appaia in parallelo su entrambi i contesti. In questo modo il progettista può lavorare simultanea- mente sul linguaggio di descrizione hardware e sulla rappresentazione grafica decidendo liberamente ogni dettaglio senza essere costretto a usare metodologie proprietarie del fornitore di tool sulle quali non può intervenire. Sigasi Studio Il tool Sigasi Studio guida il progettista nel disegno dei codici più complessi fornendo una visione d’insieme che consente di individuare facilmente i dettagli. Il tool analizza le istruzioni VHDL o SystemVerilog mentre vengono inserite suggerendo come completarle e in- tanto le compila per costruire nel contempo il disegno circuitale. In effetti, l’impostazione è simile a quella di Eclipse o Visual Studio con lo stesso tipo di colorazio- ne dei testi in funzione del loro significato sintattico e semantico che permette di riconoscere chiaramente le parole di comando, i valori delle variabili e le dichia- razioni dei segnali. Parimenti ci sono le tipiche funzio- nalità di ricerca e correzione errori che seguono e aiu- tano il progettista ad auto correggersi man mano che procede nello sviluppo. La versione base è Sigasi Studio Starter con l’editor per VHDL e SystemVerilog che comprende la formattazio- ne automatica del codice, la ricerca e correzione erro- ri nonché l’autocompletamento delle istruzioni editate. Questa versione è gratuita e permette a chiunque di avere un tool di progettazione hardware professionale senza spendere nulla. Per trasformare i codici editati in progetti occorre la versione Sigasi Studio Creator che oltre all’editor della versione base ha un browser che consente di navigare nel codice e analizzare i progetti simulandone il comportamento. La versione completa è Sigasi Studio XL che oltre a tutto ciò che c’è nella precedente offre la possibilità di tenere conto delle ge- rarchie fra gli elementi circuitali, editare il codice con diversi linguaggi e, inoltre, utilizzare le funzionalità di analisi e validazione sul codice necessarie per realiz- zare i progetti e verificarne il funzionamento. Ancor più performante è la versione Sigasi Studio XL Doc che permette di creare automaticamente dia- grammi a blocchi o diagrammi di stato (State Machine Diagram) rappresentativi dei progetti sviluppati e offre la possibilità di realizzare documentazioni dettagliate sui progetti e pubblicarle in formato PDF. I diagram- mi a blocchi sono generati automaticamente durante l’editor degli schemi circuitali e permettono anche di risalire al codice VHDL di ciò che viene visualizzato graficamente. Si possono altresì comporre in uno stes- so progetto parti circuitali editate indifferentemente nei linguaggi VHDL e Verilog poiché le gerarchie e le mutue dipendenze vengono gestite automaticamente. Nell’aggiornamento più recente Sigasi Studio 3.3 sono state aggiunte nuove funzionalità di ricerca e corre- zione degli errori di sintassi in VHDL e c’è un nuovo menu di comandi per le correzioni rapide. Inoltre, ci sono ulteriori modalità di caratterizzazione degli sche- mi a blocchi che consentono di verificare più effica- cemente la correttezza delle funzionalità circuitali. Per esempio, si può configurare la temporizzazione di un dispositivo cliccandoci sopra per aprire il box “gene- rate” dove modificare il clock e poi richiuderlo a scom- parsa controllando nel contempo la relativa istruzione VHDL nell’editor. Gli schemi a blocchi consentono di configurare le caratteristiche dei dispositivi come ad esempio le temporizzazioni Sigasi Studio consente di realizzare progetti usando i linguaggi VHDL e Verilog anche sui singoli sottoprogrammi le cui gerarchie vengono gestite automaticamente