EO_472

ANALOG/MIXED SIGNAL WBG SEMICONDUCTOR 28 - ELETTRONICA OGGI 472 - SETTEMBRE 2018 Configurazione cascode: una soluzione efficace e conveniente Tramite il collegamento di un JFET SiC con un tradizio- nale MOSFET di silicio in una configurazione cascode (Fig. 1) è possibile superare questo problema e incre- mentare in modo sensibile l’efficienza: in questo caso si abbina il comportamento “normalmente OFF” e il ridotto valore di VF del diodo intrinseco tipici del MOSFET in silicio con il basso valore di RDS(ON) di un dispositi- vo WBG. Il segnale di controllo proveniente dal circuito di pilotaggio del gate è applicato al gate del MOSFET. Se si tratta di una tensione positiva, il MOSFET viene innescato e quindi innesca pure il JFET SiC mediante un corto circuito tra gate e source. Quando il MOSFET viene disinnescato, la sua tensione di drain aumenta. Nel momento in cui raggiunge un valore pari a circa +7V, la tensione del gate del JFET SiC assume un valore negativo rispetto alla sua sorgente di 7V, sufficiente per disinnescare il JFET. Poiché il segnale di pilotaggio del gate è applicato al MOSFET, la configurazione casco- de può essere controllata utilizzando un circuito per il pilotaggio del gate standard. La tensione non è un pa- rametro critico e può assumere un valore fino a ±25V. Oltre a ciò, essendo un dispositivo a bassa tensione, il MOSFET è caratterizzato da una RDS(ON) molto inferio- re rispetto a quella del JFET SiC. Il diodo intrinseco del MOSFET, inoltre, può vantare un recupero più veloce e un basso valore di VF e tale combinazione garantisce eccellenti prestazioni in termini di corto circuito e una notevole robustezza rispetto all’effetto valanga. Poiché la maggior parte della potenza è dissipata dal die JFET, la temperatura di funzionamento è definita dalla tecno- logia SiC. Teoricamente il limite sarebbe 250 °C, sebbe- ne alcune limitazioni imputabili al package impongono un valore più basso, compreso nell’intervallo tra 175 e 200 °C. Una configurazione cascode MOSFET/JFET SiC integrata nel medesimo package mette a disposizione dei progettisti di sistemi di potenza un dispositivo a tre terminali che compendia le caratteristiche di un MO- SFET in silicio ad alte prestazioni con quelle tipiche di un dispositivo SiC, ovvero maggiore velocità di commu- tazione, migliore efficienza energetica e funzionamento a temperature superiori. Un esempio pratico Le configurazioni cascode in tecnologia SiC offerte nei package di potenza standard, come ad esempio TO-247 possono sostituire direttamente i MOSFET in silicio senza richiedere significativi re-design della scheda. Componenti di questo tipo sono ora disponi- bili sul mercato in versioni con tensioni nominali di 650 e 1.200V e correnti nominali fino a 85A. Mediante una semplice ri-ottimizzazione dei resisto- ri esterni, essi possono essere controllati mediante i circuiti standard di pilotaggio per IGBT o MOSFET in silicio. Benché i tempi di transizione di innesco/ disinnesco più rapidi che caratterizza la tecnologia SiC richiedano una maggiore attenzione alle inter- ferenze EMI, questo problema può essere gestito in modo efficace controllando la velocità di variazione della tensione (dV/dt) e della corrente (di/dt) median- te resistori di gate di valore ideoneo. D’altro canto, il consumo del gate driver è notevolmente inferiore, con tutti i vantaggi in termini di affidabilità ed efficienza che ciò comporta. La svedese Micropower Group ha integrato configura- zioni cascode in tecnologia SiC in un caricabatteria tri- fase da 10 kW (Fig. 2) utilizzato in applicazioni di mani- polazione del materiale in sostituzione dei tradizionali MOSFET in silicio. Il re-design si è reso necessario nel momento in cui il produttore di MOSFET ha emanato un avviso di LTB (Last-Time-Buy – ovvero possibilità di effettuare un ultimo ordine) prima di dichiarare l’ob- solescenza di questi prodotti. Data la grande richiesta per questi caricabatteria, non c’era tempo per ripro- gettare il sistema utilizzando nuove tecnologie come appunto i MOSFET SiC per cui i progettisti della società hanno deciso di ricorrere a un componente sostituti- vo adeguato. Il progetto originale prevedeva 12 MO- SFET in silicio in configurazione PSFB (Phase-Shifted Full-Bridge). L’utilizzo dei tradizionali MOSFET planari è stata la prima alternativa a essere presa in conside- razione ma la loro bassa densità di corrente avrebbe richiesto l’uso di più dispositivi in parallelo, con conse- guente aumento del costo della BOM (Bill Of Material). Il team di progettazione ha anche valutato il ricorso a transistor a super-giunzione ma il verificarsi di mal- Fig. 1 – Configurazione cascode con un JFET SiC