EO_471

EDA/SW/T&M TEST TOOL 72 - ELETTRONICA OGGI 471 - GIUGNO-LUGLIO 2018 Regolazione di linea La regolazione di linea fa riferimento alla capacità di un convertitore DC-DC di mantenere la tensione di uscita specificata in presenza di variazioni della ten- sione di ingresso. La tensione di uscita dovrebbe ri- manere costante, con variazioni dell’ordine di pochi milliVolt, mentre la tensione di ingresso viene fatta va- riare nell’intervallo previsto. Per il test di regolazione della linea, entrambi i canale della SMU sono collegati al convertitore DC-DC nello stesso modo previsto per il test di regolazione del carico. Per questo test la tensione di ingresso viene “swept” sull’intero range di ingresso specificato e viene misu- rata la tensione di uscita. Solitamente la corrente di carico è impostata a 0 A. Nella figura 4 vengono ripor- tati i risultati di un tipico test di regolazione di linea. In questo caso un canale (CH1) della SMU è stato im- postato per effettuare lo “sweeping” della tensione sul terminale di ingresso del dispositivo mentre l’altro (CH2) è stato configurato per misurare la tensione di uscita. La percentuale di re- golazione della linea può essere calcolata a partire dai dati I-V. Come semplificare il test di dispositivi FET con una SMU La caratterizzazione dei parametri corrente- tensione (I-V) di un transistor FET è un’opera- zione cruciale per garantire che il dispositivo soddisfi le specifiche e operi nel modo previ- sto nella particolare applicazione considera- ta. I principali test I-V che vengono effettuati riguardano principalmente correnti di leaka- ge (perdita) del gate, tensione di breakdown, tensione di soglia, caratteristiche di trasferi- mento, corrente di drain, on-resistance e così via. Per il collaudo dei FET è spesso necessario programmare e sincronizzare parecchi strumenti, compito che, oltre a essere tedioso, richiede molto tempo. Sebbene un siste- ma per la caratterizzazione dei semiconduttori “chiavi in mano” permetta di risolvere il problema dell’integra- zione, va sottolineato il fatto che il costo di un sistema di questo tipo è dell’ordine delle decine di migliaia di dollari. Un terzo approccio prevede l’uso di SMU. Il numero di SMU richiesto per il collaudo dipende dal numero dei terminali dei FET che devono essere pola- rizzati e/o misurati. Un FET è un transistor a effetto di campo il cui funzionamento dipende dal flusso dei soli portatori maggioritari e la sua capacità di trasportare corrente varia in funzione del campo elettrico applica- to. Si tratta di un dispositivo con tre terminali principali: gate, drain e source. Una tensione applicata al termi- nale di gate (VG) controlla la corrente che scorre dal terminale di source (IS) a quello di drain (ID). Esisto- no differenti tipi di FET, tra cui MOSFET (Metal-Oxide- Semiconductor), MESFET (Metal-Semiconductor), JFET (Junction), OFET (Organic), GNRFET (Graphene Nano- Ribbon) e CNTFET(Carbon Nanotube). La differenza tra tutti questi tipi di FET è ascrivibile al diverso design dei loro canali. Le caratteristiche I-V di un FET posso- no essere utilizzate per ricavare numerosi parametri del dispositivo, per studiare gli effetti delle tecniche di fab- bricazione adottate e delle variazioni di processo e per determinare la qualità dei contatti. Nella figura 5 viene riportata una configurazione per un test I-V in continua di un MOSFET utilizzando una SMU a due canali (CH1 e CH2). In questo caso il terminale “Force HI” del primo canale (CH1) della SMU è collegato al gate del MOSFET mentre il terminale Force HI del secondo canale (CH2) della SMU è collegato al drain. Il terminale del source Fig. 4 – Risultati di un tipico test per la regolazione della linea Fig. 5–Configurazioneper un test I-V inDC per unMOSFET utilizzandouna SMUadue canali