EO_471

DIGITAL STORAGE 44 - ELETTRONICA OGGI 471 - GIUGNO-LUGLIO 2018 mente, sovrapponendosi alla funzione del successivo livello di tensione. Inserendo l’equazione data in un fo- glio Excel si possono facilmente visualizzare i valori corrispondenti a queste curve. La Figura 2 illustra, insieme alle distribuzioni del di- spositivo MLC, il momento in cui su di esso viene ef- fettuata dapprima una lettura per la tensione di rife- rimento del LSB (linea verticale rossa), mediante una singola operazione di lettura. Successivamente, per determinare il MSB, vengono effettuate due ulteriori operazioni di lettura (linee ver- di). La prima lettura determina se il livello di tensione rilevato risulti sopra o sotto il livello di riferimento. La stessa cosa fanno poi le due letture successive, ma per differenti tensioni di riferimento. Mediante queste tre operazioni di lettura consecutive, viene determinato il valore (costituito da due bit) di questa cella del dispositivo MLC. I dati del soft-bit rappresentano una stima di verosimiglianza del fatto che i dati rilevati per gli hard-bit siano accu- rati. Man mano che si espande l’inter- vallo delle soglie di tensione - positive e negative - del soft-bit, è possibile iden- tificare con esattezza il valore minimo tra due picchi adiacenti delle funzioni di probabilità, che rappresenta il mi- glior valore possibile per la corrispon- dente soglia di tensione degli hard-bit. Si immagini ora di utilizzare un foglio di calcolo per approssimare, con ragionevole precisio- ne, le curve corrispondenti ad una NAND TLC, dunque con celle da tre bit, contraddistinta da sette distinti livelli soglia di tensione. Il caso TLC non è altro che un’estensione del principio appena analizzato per le MLC, descritto tuttavia in questo caso mediante otto distribuzioni di probabilità, ciascuna con i tre distinti scenari di usura della NAND (Figura 3). Man mano che la NAND “invecchia”, le ampiezze di picco delle funzio- ni si riducono notevolmente e le curve di distribuzione si allargano, sovrappo- nendosi reciprocamente e generando evidenti interferenze. Il processo per la determinazione di tali tensioni è sempre lo stesso, indi- pendentemente da quale sia il vendor del supporto di memorizzazione. I com- portamenti dei soft-bit di questo esem- pio sono stati modellizzati mediante l’emulatore Veloce, utilizzando lo sti- molo IOMeter (PCIe), eseguito in moda- lità virtuale su Qemu, con un sistema operativo guest Windows. Questo metodo, come la simulazione, è di tipo deterministico (dunque ripro- ducibile). È stato verificato che si tratta di un metodo più veloce e più flessibile con cui procedere alla progettazione ed alla verifica di un controller, rispetto all’utilizzo di una NAND fisica, montata su una scheda secondaria insieme al circuito dell’e- mulatore. La possibilità di sperimentare e di sviluppa- re, prima della realizzazione su silicio, sia le soluzioni hardware che gli algoritmi software consente di otte- nere valori di time-to-market significativamente ridotti nella realizzazione dei prodotti SSD. Fig. 3 – Distribuzioni delle tensioni di una NAND TLC per i suoi otto livelli, in tre distinte fasi di “età” del dispositivo Fig. 2 – Lettura dei bit LSB e MSB di un dispositivo NAND MLC