EO_470

COVERSTORY 16 - ELETTRONICA OGGI 470 - MAGGIO 2018 G li attuali progetti basati su processore ampiamente utilizzati per lo sviluppo di sistemi embedded sono caratte- rizzati dal fatto che la potenza viene fornita sfruttando tensioni di diverso valore. Oltre ad avere valori differenti, questi rail di tensione (in pratica i fili che forniscono la potenza) de- vono essere inizializzati in base a una sequen- za specifica - il core del processore, le relative periferiche, i bus di I/O (come LVDS, I 2 C, SPI e così via) e le risorse di memoria vengono alimentati seguendo una successione presta- bilita. Grazie a questo sequenziamento è pos- sibile evitare l’innesco di correnti di spunto che potrebbero danneggiare elementi sen- sibili del sotto-sistema durante il processo di avviamento (start-up). La tendenza ad aumentare in misura sempre maggiore i livelli di integrazione comporta inevi- tabilmente la necessità di includere in un singolo dispositivo SoC (System on Chip) un numero via via crescente di funzionalità di un sistema embedded al fine di ridurre sia gli ingombri a bordo della scheda sia il costo della BoM (Bill of Material). Questi SoC de- vono avere molteplici fili di potenza (power rail), ciascuno con il livello di tensione appropriato, che devono esse- re applicati ai pin associati. Nel caso di sistemi embedded che non fanno ricorso ai SoC, l’alternativa è spesso rappresentata dall’utilizzo di dispositivi logici programma- bili sotto forma di FPGA di grandi dimensioni: in una situazione di questo tipo i progettisti de- vono affrontare problemi simili (se non addirit- tura di maggiore entità) legati alla complessità dei power rail. In alcuni casi sulla scheda sono presenti altri componenti - dispositivi discreti (MOSFET, IGBT e così via), sensori (dispositivi di visualizzazione CMOS, magnetometri e altri ancora) oppure azionamenti (driver per motori o per LED e così via) che potrebbero richiedere linee di tensione dedicate. L’implementazione di un sistema embedded anche relativamente semplice può richiedere il ricorso a un numero elevato di rail: nei progetti attuali non è raro avere 10 o più rail. Quindi è necessaria una progettazione accurata, tesa a garantire il ri- spetto della corretta sequenza: l’uscita fornita da un determinato regolatore di potenza deve SEMPLIFICARE DELLA POTENZA ATTRAVERSO Alimentare i vari rail di tensione di FPGA (System-On-Chip) e moduli embedded nella corretta complicato. Per questo motivo i progettisti devono Come verrà illustrato in questo articolo, le moderne di sfruttare varie modalità che Mirko Bernacchi Responsabile Tecnico Mouser Italia