EMB 94

EMBEDDED 94 • NOVEMBRE • 2024 20 dei rami che non influiscono sulla precisione del rico- noscimento. Contenuti tecnici più dettagliati sono stati presentati in occasione dell’ISSCC 2024 (International Solid-Sta- te Circuits Conference 2024 n.d.r.). EMB.: Sono già disponibili “Winning Combination” o progetti di riferimento per RZ/V2H? K.K.: Renesas ha sviluppato il “Visual Detection Sin- gle Board Computer” che utilizza le immagini della te- lecamera per identificare l’ambiente circostante e per determinare e controllare i suoi movimenti in tempo reale. Questa soluzione combina RZ/V2H con circuiti integrati di gestione dell’alimentazione e generatori di clock programmabili VersaClock per supportare robot e macchinari industriali efficienti dal punto di vista energetico. Questo design elimina la necessità di una ventola di raffreddamento aggiuntiva, riducendo BoM e dimensioni della soluzione. EMB.: Può descrivere in breve la gamma di dispositi- vi della serie RZ/V? K.K.: La serie RZ/V è composta da MPU che incorpo- rano un acceleratore chiamato DRP-AI. Offriamo una gamma scalabile da 0,5 TOPS fino a 80 TOPS con la stessa architettura. DRP. È importante distribuire l’elaborazione “nei po- sti giusti” e operare in modo coordinato. La tecnologia alla base dell’architettura eterogenea di Renesas con- sente al DRP e alla CPU di lavorare in sinergia. EMB.: Renesas ha in programma di sviluppare una Neural Processing Unit (NPU)? K.K.: “NPU” è un termine generico per descrivere una tipologia di hardware specializzato per l’elabora- zione dell’intelligenza artificiale e il DRP-AI è un tipo di NPU. EMB.: Quali sono le nuove tecnologie utilizzate da DRP-AI3 in RZ/V2H? K.K.: DRP-AI3 introduce metodi ad alta velocità e a basso consumo in grado di supportare i principali me- todi di semplificazione del modello AI. Nello specifico, sono supportati i seguenti metodi di semplificazione: 1) Quantizzazione: utilizzo dei pesi dei bit meno signi- ficativi per le informazioni sul peso della rete neurale e dei dati di input/output (mappa delle funzionalità) per ciascun livello. Passaggio dall’aritmetica in virgola mobile a 16 bit nel DRP-AI convenzionale all’aritmeti- ca dei numeri interi a 8 bit (INT8). 2) “Pruning” dei rami: una tecnica per “saltare” i cal- coli impostando a zero le informazioni relative al peso IN TEMPO REALE | AI MPUS