EMB 92

EMBEDDED 92 • MAGGIO • 2024 15 È difficile integrare inmodo efficiente un’interconnessione in queste funzioni generiche. RISC-V è una comunità open-source. Una volta che un progettista inizia a personalizzare un’architettura, questa diventa open source “lite” e non viene reinserita nella co- munità perché è stata personalizzata per un’applicazione specifica. Sono necessarie verifiche e convalide aggressive per valutare il risultato delle personalizzazioni. Lo stack software e l’ambiente devono essere convalidati per ga- rantire che reagiscano correttamente a un set di istruzioni personalizzato. Gli acceleratori personalizzati hanno un cluster di dimen- sioni ridotte e i progettisti devono verificare la funzionalità scalando rapidamente le dimensioni. La scalabilità rapida per questo tipo di verifica è un punto di forza della piatta- forma HAV. I requisiti e la tecnologia di verifica differiscono da quelli dei dispositivi consolidati, come l’integrazione dei SoC. Le nuove architetture devono affrontare complesse sfide di scalabilità, poiché passano da piccole funzioni che dupli- cano e accelerano a una funzione basata su un algoritmo di duplicazione. Le piattaforme HAV forniscono le basi per un ricco am- biente di verifica, validazione del software e riduzione dei rischi di cui i progettisti possono fidarsi, in particolare un ecosistema basato su RISC-V. https://eda.sw.siemens.com/ Vijay Chobisa ha oltre 25 anni di esperienza nella verifica assistita da hardware. Attualmente è direttore senior della gestione dei prodotti per la verifica assistita da hardware presso Siemens PUBBLIREDAZIONALE Il valore della verifica assistita dall’hardware per la convalida del software Vijay Chobisa Product management senior director for hardware-assisted verification at Siemens L a verifica assistita dall’hardware (HAV) ha un pas- sato ricco di storia e una nuova popolarità come elemento indispensabile per la validazione guidata dal software. RISC-V può essere l’esempio migliore per illustrare il pun- to. L’HAV può eseguire molti cicli di convalida guidata dal software ed è l’unico modo per accelerare l’ecosistema RI- SC-V e lo sviluppo di set di istruzioni personalizzati. Le aziende produttrici di chip stanno progettando accele- ratori RISC-VAI eML personalizzati per l’accelerazione di carichi di lavoro specifici, creando architetture guidate dal software, senza dati legacy o qualcosa di generico. Al con- trario, il livello architetturale è adattato a un’applicazione di carico di lavoro software. Si tratta di una prospettiva diversa e di un diverso insie- me di sfide di verifica tra la tipica verifica di CPU e GPU e la verifica basata su RISC-V. I progettisti affermati devono affrontare le sfide dell’integrazione dei SoC e hanno meno considerazioni sul carico di lavoro del software. I progetti tipici di CPUeGPUsi basano su calcoli di forza bruta basa- ti su funzionalità generiche, dispositivi e architetture note. Fonte AdobeStock Fonte AdobeStock