EMB 91

EMBEDDED 91 • FEBBRAIO • 2024 39 (COM1), specificati con una tolleranza tra 0% e 10%. La versione più recente dello standard prevede un aumento della tolleranza minima dallo 0% a –1%, in quanto una tolleranza dello 0% è impossibile da im- plementare. Un certo livello di tolleranza è sempre presente e anche un solo tempo di bit troppo veloce significa che il master non è in grado di soddisfare la specifica di temporizzazione prevista dallo standard. L’implementazione di un master richiede una tempo- rizzazione precisa sulla porta e un jitter sensibilmente inferiore a quello di un singolo tempo di bit. La figu- ra 1 mostra la linea CQ in blu e la richiesta interrupt (IRQ) all’MCU host in giallo. Il dispositivo IO-Link collegato utilizza un tempo di ciclo di 133 ms e una velocità dati COM2. La configurazione del trigger per ottenere un ritardo di un singolo tempo di ciclo e l’in- dicazione della persistenza infinita consentono di vi- sualizzare il jitter. Il messaggio inviato dal master è visibile per primo, mentre la risposta proveniente dal dispositivo è sfocata dopo di esso. Questo jitter ritarda leggermente il ready interrupt , a seconda di quando il master riceve l’ultimo bit dal dispositivo. Il jitter sul tempo di ciclo mostrato in figura 1 è sen- sibilmente inferiore a un singolo tempo di bit e non è visibile in questa particolare immagine dell’oscil- loscopio. Il dispositivo presenta un jitter maggiore quando risponde al messaggio, ma poiché questo tempo (t A ) è indicato dallo standard IO-Link da 3 a 10 tempi di bit, il tempo misurato rientra tranquilla- mente in questi limiti. Esaminando i ritardi, si notano altri elementi inte- ressanti. Più il ritardo fra l’ultimo bit e l’emissione dell’IRQ è breve, maggiore è il tempo a disposizione dell’unità di elaborazione centrale (CPU) per elabora- re i dati e prepararsi al ciclo successivo. L’immagine dell’oscilloscopio in figura 1 sembra indicare che vi sia un singolo tempo di bit fra l’ultimo fronte di discesa sulla linea CQ e il fronte di salita del segnale IRQ. L’ul- timo bit della trasmissione è il bit di arresto (basso e non ben visibile nella figura), a indicare l’emissione dell’IRQ subito dopo l’ultimo bit. La figura 2 mostra l’inizio di una transazione. Il fronte di discesa (la linea color magenta) è il segnale iniziale del frame handler . La linea CQ è in turchese e la base del tempo interno è in giallo. Questa immagine è stata acquisita in modalità persistenza per verificare se al- cuni dei segnali fossero instabili. L’oscilloscopio mostra che non vi è alcun jitter signifi- cativo quando il master inizia a inviare un messaggio. Nel creare un sistema master ad alte prestazioni con temporizzazione deterministica, il frame handler non dovrebbe presentare jitter significativo in fase di invio di un messaggio e non avere jitter sul tempo di ciclo. L’implementazione prevede otto porte. Un sottosiste- ma di comunicazioni industriali genera i tempi di ciclo mostrati in figura 1, mentre la figura 2 mostra maggio- ri dettagli. Una singola unità programmabile in tempo reale (PRU) gestisce i frame IO-Link delle otto porte contemporaneamente a diversi baud rate, insieme a una seconda PRU che provvede a una temporizzazio- ne precisa. Questa implementazione consente di rea- lizzare tempi di ciclo accurati e latenza deterministica tra le porte che possono sincronizzare dispositivi IO- Link connessi, come sensori o attuatori. La possibilità di configurare i tempi e i data frame di lettura e scrittura è realizzata tramite l’accesso al re- gistro all’interno del dispositivo Sitara AM4379, com- pletato nel giro di nanosecondi. La combinazione tra un core Arm ® ad alte prestazioni con un core CPU in tempo reale e firmware del frame handler getta le basi per un’implementazione del master IO-Link ad alto grado di integrazione. IO-LINK | HARDWARE Fig. 2 – Avvio del ciclo di comunicazione IO-Link e segnali interni Risorse supplementari Altri componenti trattati nell’articolo: AM4379 Guida alla progettazione per il Progetto di riferi- mento per master IO-Link a otto porte . Scheda tecnica del processore Sitara AM437x . “ Aggiunta della comunicazione in tempo reale a Linux ” . “ Interruttore high-side avanzato con limite di corrente dinamico per master IO-Link ” .