EMB_90

EMBEDDED 90 • NOVEMBRE • 2023 29 C orredato da un gran numero di nuove funziona- lità, il nuovo Raspberry Pi 5 recentemente introdotto si distingue per le sue elevate prestazioni e per la presenza di un controllore di I/O sviluppato internamente. Questa scheda di quinta generazione è basata su BCM2712, un processore applicativo (AP – Application Processor) da 16 nm di Broadcom derivato da BCM2711, il processore realizzato con processore di 28 nm presente a bordo di Ra- spberry Pi 4. Il nucleo centrale è rappresentato dal core Arm Cortex-A76 (quad core) a 64 bit, operante a 2,4 GHz, con 512 KB di cache L2 per core e una cache da 2 MB con- divisa. Il nuovo processore assicura prestazioni due volte superiori rispetto al chip della generazione precedente. Superiori anche le prestazioni offerte VideoCore VII, la nuova GPU sviluppata a Cambridge che utilizza i driver Mesa open source di Igalia . Grazie a un HVS (Hardware Video Scaler) VideoCore aggiornato è possibile pilotare simultaneamente due display con risoluzione 4 K a 60 p attraverso la porta HDMI. Il sistema multimediale è com- pletato da un decoder HEVC (4 K a 60 p) e da un ISP (Ima- ge Sensor Pipeline). Le precedenti generazioni di Raspeberry Pi erano realiz- zate a partire da un’architettura di tipo monolitico: men- tre alcune funzioni periferiche erano fornite da un dispo- sitivo esterno, praticamente tutte le funzioni di I/O erano integrate nel processore applicativo. Nel passaggio da un nuovo tecnologico all’altro, un approccio di questo tipo non risultava più sostenibile dal punto di vista sia tecnico sia economico. Un’architettura di tipo chiplet Raspberry Pi 5 è stato quindi realizzato sfruttando un’ar- chitettura “disaggregata” che sfrutta l’approccio basato su chiplet. In questo caso, solo le funzioni digitali più veloci, ovvero l’interfaccia per la scheda SD (per ragioni legate al layout della scheda) e le interfacce più veloci (SDRAM, HDMI e PCI Expess) sono fornite dal processore applica- tivo. Tutte le altre funzioni di I/O sono state trasferite a un controllore di I/O separato realizzato sfruttando un nodo di processo più datato (e ovviamente più economico) e col- legate al processore applicativo attraverso PCI Express. RP1, questo il nome del controllore di I/O per Raspber- ry Pi 5 è stato implementato utilizzando il processo 40LP di TSMC. Esso gestisce 2 interfacce USB 3.0 e altrettan- te interfacce USB 2.0, un controllore Gigabit Ethernet, 2 transceiver MIPI a 4 canali (lane) per telecamere e display, Raspberry PI: è arrivata la quinta generazione Raspberry Pi 5 è realizzato con una nuova architettura basata su un processore ad alte prestazioni di Broadcom e un nuovo chip realizzato “in house” Alessandro Nobile RASPBERRY | HARDWARE