EMB_85

EMBEDDED 85 • SETTEMBRE • 2022 48 HARDWARE | HETEROGENEOUS COMPUTING un miglioramento del 15% per le prestazioni su singo- lo thread rispetto ai core Zen 3. La vera rivoluzione dal punto di vista dell’architettura dei processori però si dovrebbe avere con i core Zen 5, in cui AMD conta di integrare, fra l’altro, l’ottimizza- zione per Machine Learning e AI. AMD, inoltre, pre- cisa che si tratta di una architettura ottimizzata per scalare attraverso i workload. Gli analisti ritengono (le informazioni confermate da AMD sono infatti ancora molto poche) che potrebbe trattarsi di una architettura eterogenea che potrà en- trare in competizione con i processori Intel successivi agli attuali Alder Lake, cioè i Raptor Lake. I processori AMD noti con il nome in codice “Granite Ridge” potrebbero infatti avere un’architettura ete- rogenea e altre innovazioni significative dal punto di vista dell’efficienza, come per esempio l’adozione di processi produttivi a 4 e 3 nm. Le innovazioni più interessanti da parte di AMD in termini di architettura dei core dovrebbero arrivare nel 2024 con i processori basati sui core Zen 5, di cui sono previste diverse varianti (Fonte: AMD) Una iniziativa interessante per la realizzazione di soluzioni eterogenee, realizzate con componenti diversi fra loro (anche in termini di processo produttivo), è stata la creazione delle specifiche UCIexpress (Universal Chi- plet Interconnect Express) finalizzata a semplificare e standardizzare l’interconnettività a livello die-to-die. In pratica Universal Chiplet Interconnect Express (UCIe) è una specifica aperta che definisce l’interconnes- sione tra chiplet all’interno di un package con componenti anche di diversi fornitori. Questa iniziativa è stata fondata da Advanced Semiconductor Engineering, Inc. (ASE), AMD, Arm, Google Cloud, Intel Corporation, Meta, Microsoft Corporation, Qualcomm Incorporated, Samsung e Taiwan Semi- conductor Manufacturing Company (TSMC) che hanno unito le forze per standardizzare l’ecosistema chiplet. Il primo risultato è stato la ratifica della specifica UCIe 1.0 per fornire un’interconnessione die-to-die standar- dizzata completa a livello fisico, di stack di protocollo, modello software e test di conformità. Queste specifiche semplificano anche l’integrazione di componenti diverse come memorie e altri elementi hardware.