EMB_85

EMBEDDED 85 • SETTEMBRE • 2022 39 RISC-V PROCESSORS | HARDWARE U no dei motivi che ha spinto a sviluppare un set di istruzioni relativamente semplice era la ricerca del motivo per cui la maggior parte dei compilatori non utilizza minimamente gran parte delle modalità di in- dirizzamento fornite dai processori comuni. La nuova architettura di set di istruzioni (ISA) è stata denominata RISC (Reduced Instruction Set Computer) per via della sua ridotta complessità. La quinta versione, RISC-V, si basa sull’approccio open source e si configura come una svolta importante per l’architettura RISC. Uno dei motivi principali di ciò è che la Fondazione RI- SC-V , che conta attualmente oltre 1.000 membri e gui- da lo sviluppo delle specifiche RISC-V ISA, non applica costi di licenza per l’utilizzo del set di istruzioni. Anche l’impiego commerciale dell’architettura RISC-V non ri- chiede alcun accordo di licenza o pagamento. Questo rende lo standard RISC-V molto vantaggioso rispetto alle tecnologie di processore x86 e ARM. Oltre ad offri- re costi significativamente inferiori, lo standard RISC-V consente agli utenti di non dipendere da altre società. Chiunque può sviluppare i propri core e processori RI- SC-V senza dover renderne pubblici i dettagli. Un ulte- riore vantaggio non da poco è il fatto che i processori possono anche essere caricati come soft core in logica programmabile. Flessibilità e durevolezza Lo standard RISC-V definisce l’architettura del set di istruzioni (ISA), ma non l’architettura del processore. Questo offre agli sviluppatori una notevole flessibilità, potendo combinare il protocollo RISC-V con qualsiasi architettura desiderata. Grazie al set di istruzioni fisso, i programmi sviluppati oggi saranno eseguibili anche nel- le applicazioni future. Ciò rende l’architettura RISC-V particolarmente interessante per le applicazioni indu- striali caratterizzate da cicli di vita lunghi. L’intero set di istruzioni RISC-V si basa sui formati “da registro a registro”, sui salti incondizionati e condizio- nali, sullo spazio dati e sulle precedenze brevi e lunghe. L’architettura è caratterizzata da una varietà di registri, essendo RISC-V un’architettura di tipo load-store che funziona senza complesse modalità di indirizzamento. Inoltre, essa fondamentalmente non è dotata di un’area I/O dedicata, ma solo di I/O mappati in memoria. Un altro vantaggio dell’approccio RISC-V è il fatto che non richiede un micro-sequenziatore di grandi dimen- sioni. Di conseguenza, la maggior parte dei comandi sono eseguiti direttamente dall’hardware anziché da un micro programma. Ciò offre il vantaggio di richiedere in genere un solo ciclo di clock. Libertà e flessibilità con l’hardware open source In risposta alla crescente complessità strutturale dei processori standard, dieci anni fa venne creata presso l’Università della California, a Berkeley, un’architettura di set di istruzioni aperta e notevolmente ridimensionata. Ora è giunta alla sua quinta generazione e offre numerosi vantaggi Walter Hagner – Product sales manager – Digital Hao Wang – Product sales manager – Digital Rutronik