EMB_83

EMBEDDED 83 • FEBBRAIO • 2022 63 ROOT OF TRUST | SOFTWARE pure un uno. Questo tipo di tecnologia richiede una ten- sione di valore elevato per provocare la rottura dell’ossido di gate, per cui vi sarà una fase di programmazione ini- ziale ma, una volta completato il programma, si potranno ottenere dati random in quella cella flash che è possibile leggere e trasferire dalla memoria. Un’operazione di que- sto tipo richiede una certa preparazione ma, ancora una volta, sfrutta una tecnologia già presente nel microcon- trollore o microprocessore. Le PUF basate sulla memoria SRAM è un ottimo esempio di tecno- logia PUF di prima generazione Vantaggi e svantaggi di queste tecnologie PUF di prima generazione In primo luogo si effettuerà una breve analisi della versio- ne basata su SRAM. Il principale vantaggio è rappresen- tato dal fatto che non è necessaria l’iniezione di chiavi nel microcontrollore. I semi per generare le chiavi sono creati dalla stessa SRAM che è già presente a bordo del chip. Le chiavi non sono archiviate in memoria ma nella struttura fisica delle celle SRAM. Per questo motivo la violazione del dispositivo risulta difficoltosa. La tecnologia PUF SRAMè utilizzata da parecchi produt- tori di semiconduttori tra cui Intel , Microsemi , NXP e Xilinx . Essa non è comunque esente da limitazioni, una delle quali è rappresentata dal fatto che di solito viene generato un unico seme. Nel caso fossero richieste più chiavi crittografiche, è necessario generarle a partire da questo seme comune, il che significa che sono matemati- camente correlate e l’esistenza di tale correlazione rende tali chiavi intrinsecamente meno sicure. Inoltre, è neces- sario tenere in considerazione che le celle non sempre si avviano nel loro stato preferito. Quindi bisogna prevedere la correzione dell’errore per essere certi che il seme che si vuole generare dalle celle sia stabile e ripetibile. Il grado di ripetibilità dipende dallo specifico produttore e a vol- te l’entropia, o il grado di casualità, di una PUF basata su SRAM può risultare abbastanza scarsa. La resistenza agli attacchi è discutibile perché l’identità è all’interno di una cella SRAM, le correnti che fluiscono nella cella sono visibili e quindi la cella potrebbe essere esposta ad attac- chi di tipo “side-channel”, in quanto la misura del flusso di corrente o il monitoraggio di qualche altro fenomeno elettrico potrebbero essere usati per leggere lo stato di ciascuna cella. Le PUF SRAM sono inoltre caratterizzate da tempi di setup relativamente lunghi durante la fase di accensione (power-up) e durante questo periodo il microcontrollore e il dispositivo IoT che gestisce possono risultare vulnera- bili ed esposti quindi a eventuali attacchi. Si passa ora a considerare le PUF basate su Flash. Anche in questo caso non è necessaria l’iniezione delle chiavi nel dispositivo e i semi sono generati nella memoria Flash già presen- te nel microcontrollore. Nel momento in cui i semi sono stati programmati nella memoria, è possibile estrarli con tempi di latenzamolto ridotti mediante una semplice ope- razione di lettura. Questo processo non richiede la corre- zione degli errori poiché lo stato di una cella della Flash non cambia una volta programmato. Naturalmente, l’archiviazione dei semi nella memoria potrebbe esporli a eventuali attacchi. Un ulteriore svan- taggio delle PUF basate sulla memoria flash è legato alla maggiore area di silicio richiesta per la pompa di carica, necessaria per produrre le elevate tensioni richieste per la rottura dello strato di ossido del semiconduttore. Come le PUF SRAM, anche le PUF Flash non sono basa- te su un blocco circuitale di protezione autonomo e dedi- cato. Poiché la memoria Flash è stata adattata per questo specifico scopo, non è disponibile per altre funzioni. An- che nel caso delle PUF Flash il tempo di setup è relati- vamente lungo, in quanto è necessario programmare la memoria per provocare la rottura dello strato di ossido. Migliorare la sicurezza dei dispositivi IoT con le PUF di seconda generazione Le PUF di seconda generazione sono blocchi IP di silicio espressamente ideati per svolgere funzioni di protezione e ottimizzati per processi CMOS standard. Un esempio è rappresentato dal blocco IP di Crypto Quantique QDID, acronimo di Quantum-Driven Identity. QDID è una matrice formata da 64 x 64 celle che viene integrato nel processo CMOS di ogni dispositivo dal quale viene estratta un’impronta digitale. La natura randomica di questa impronta digitale è basata sulle posizioni atomi- che e le imperfezioni delle nanostrutture nello strato di ossido del silicio dei transistor CMOS presenti nell’array. I