EMB_69

EMBEDDED SETTEMBRE 50 HARDWARE | CLOCK JITTER quella relativa al jitter derministico (DJ – De- terministic Jitter). La natura bi-modale dell’i- stogramma del TIE, d’altronde, suggerisce la presenza di una forte componente di jitter de- terministico. Quest’ultimo è ulteriormente sud- diviso in tre componenti: jitter periodico (PJ – Periodic Jitter), jitter dipendente dai dati (DDJ – Data Dependent Jitter) e distorsione dei duty cycle (DCD – Duty Cycle Distorsion). Il jitter periodico è pari a circa ¼ del jitter. Le com- % % À - co dello spettro di TIE indi- cano elevati valori di picco in corrispondenze di valori D TD MC MHz, fatto questo che in- dica una forte componente di jitter deterministico non correlato, imputabile vero- similmente a fenomeni di crosstalk (diafonia) del se- gnale sulla scheda a circu- ito stampato o all’interno dell’FPGA. Siccome si trat- ta di un segnale di clock e non di un segnale di dati, DDJ è pari a zero. Poiché la componente DCD rap- % TW; @ - ter totale, il circuito per la formazione (shaping) del clock richiede ulterio- ri analisi e ottimizzazio- ni. A questo punto è utile chiedersi cos’altro possa accadere nel sistema. Per scoprirlo, il passo succes- sivo è esaminare un altro clock presente nel siste- ma, in questo caso un " T C; O & ) % À R questo segnale evidenzia differenti caratteristiche per quel che riguarda il jitter. L’occhio aperto del diagramma a occhio indi- ca che il jitter sul segnale di clock è ridotto, conclu- sione questa confermata dal valore di circa 4,4 ns ottenuto dalla misura di TJ, inferiore allo 0,55% del periodo di clock. La scomposizione del jitter evidenzia che la componente RJ rappre- senta una piccola parte del jitter totale. Anche la componente PJ è relativamente modesta mentre )% % À diagramma dello spettro di TIE, un’indicazione del fatto che il jitter sul segnale non è legato in Fig. 3 – Analisi più approfondite relative a questo esempio di un clock a 40 MHz suggeriscono che il circuito per la formazione del clock potrebbe richiedere ulteriori analisi e ottimizzazioni Fig. 4 – Il jitter su questo segnale di clock a 1,25 MHz non è dovuto a componenti DJ non correlate