EO-power_491

XXIX POWER 24 - GENNAIO/FEBBRAIO 2021 LOW POWER DESIGN di performance di un’applicazione, tra le quali vi sono il parallelismo con controllo avanzato della potenza, la massima velocit à a richiesta piuttosto che il sistema in sleep quando invece la velocit à non serve, oppure la pre- senza di funzionalit à di basso livello “sempre attive” ma con prelievi minimi di corrente. Tutto ciò significa che le soluzioni multi-core avanzate ormai rappresentano la norma tanto in tasca quanto nella server farm . Conseguentemente, la distinzione tra potenza di elabo- razione “mobile” e potenza di elaborazione “server”, in termini architetturali è diminuita. Questa evoluzione è stata ulteriormente accentuata dall’avvento dei protocol- li di bus on-chip e degli algoritmi avanzati di caching, che gi à da diversi anni fanno sì che i consumi energetici siano inseriti tra le considerazioni primarie che guidano la progettazione, con pari importanza rispetto alle fun- zionalit à , alle performance e al throughput . Le architetture di Von Neumann rimangono tuttora la scelta preferenziale per le CPU della maggior parte dei SoC dedicati al controllo ea alla logica di sistema, come anche per la quasi totalit à del software applicativo. Ma stiamo assistendo a un crescente utilizzo di architettu- re alternative per i processori, come ad esempio quelle neuromorfiche, che presentano vantaggi in termini di rapporto consumi/prestazioni; sono particolarmente utili, ad esempio, per la rilevazione o la predizione di pattern all’interno di dati complessi. Le applicazioni che riconoscono o prevedono tali pattern sono le vere star delle soluzioni mobili più avanzate e critiche, quali quel- le dedicate al riconoscimento vocale o a quello dei volti, nonché tutte le applicazioni assistive in senso lato. Que- sta tipologia di app comporta che un dispositivo intera- gisca, adattandovisi, con un mondo esterno in costante evoluzione, e include anche tutte le app con un compor- tamento di tipo “ always on ”. Cosa si può dire riguardo ai tool disponibili per i pro- gettisti? I progetti dei SoC sono contraddistinti da una crescente complessit à sia delle funzionalit à sia delle ar- chitetture low power. Per agevolare la progettazione di soluzioni low power, il settore EDA sta facendo la pro- pria parte. Una delle aree su cui si sono focalizzati i produttori di soluzioni EDA è stata quella consistente nel cattu- rare e codificare il “ fu ” del low power posseduto dagli esperti di questo settore, condensandolo all’interno dello Standard IEEE 1801 UPF. Lo standard UPF for- nisce a ogni progettista di SoC mobile una collezione di costrutti consistenti e di elevata qualit à relativi al low power, elementi indispensabili per la progettazione e per la verifica di soluzioni aventi molteplici domini di clock, o di potenza, o isole di potenza/tensione sul chip. Una ricerca commissionata nel 2018 al Wilson Research Group da Siemens EDA , una divisione di Sie- mens Digital Industries Software, ha rilevato che il 71% dei progetti implementa una gestione attiva della po- tenza, un dato che un decennio fa era pari al 59%. Tale cifra si avvicina addirittura all’80%, nel caso degli ASIC di grandi dimensioni. Il mercato impone un’immensa mole di complessit à da progettare e da verificare. Tuttavia, è possibile ridurre il problema della complessit à a dimensioni gestibili gra- zie allo standard UPF, unitamente agli strumenti EDA per la simulazione, il debugging e l’analisi in grado di supportare tale standard. Stando a quanto emerso dall’indagine del Wilson Re- search Group, questo standard è tra quelli di maggior successo, in termini di adozione, e una maggioranza degli intervistati riferisce l’intenzione di adottare l’UPF 3.x come approccio di riferimento per un’ampia varie- t à di nuovi progetti. Gestione della potenza negli IC/ASIC (Fonte: Studio sulla Verifica Funzionale, Wilson Research Group e Siemens EDA, 2018)