Arm, Cadence, TSMC e Xilinx presentano la prima piattaforma di sviluppo di sistema Arm Neoverse
Arm, Cadence Design Systems, TSMC e Xilinx hanno annunciato un nuovo ambiente di sviluppo, validato su silicio realizzato con tecnologia di processo FinFET a 7nm di TSMC, per infrastruttura cloud-to-edge di nuova generazione basata sulla nuova piattaforma Arm Neoverse N1.
La piattaforma di sviluppo di sistema (SDP) Neoverse N1 è la prima piattaforma per lo sviluppo d’infrastruttura a 7nm che consente un’accelerazione asimmetrica tramite architettura di interconnessione CCIX. La piattaforma può essere utilizzata dagli sviluppatori per la prototipazione hardware, lo sviluppo software, la convalida di sistema e il profiling/tuning delle prestazioni.
La SDP include un SoC Neoverse basato su N1 con frequenza operativa fino a 3GHz per CPU Neoverse N1, cache di dimensioni standard e, grazie alla più recente IP di sistema ottimizzata, cospicui livelli di larghezza di banda di memoria. La robustezza dell’SDP è ideale per lo sviluppo, il debug, l’ottimizzazione delle prestazioni e l’analisi del carico di lavoro di una vasta gamma di applicazioni tra cui quelle legate a machine learning (ML), intelligenza artificiale (AI) e analisi dei dati.
La SDP Neoverse N1 è stata sviluppata congiuntamente da Arm, Cadence, TSMC e Xilinx (su tecnologia di processo TSMC) e include IP Cadence per CCIX, PCI Express® (PCIe®) Gen 4 e DDR4 PHY. La SDP è stata implementata e verificata utilizzando un flusso completo di tool Cadence per la tecnologia di processo FinFET a 7nm di TSMC, la prima tecnologia (e la più all’avanguardia) con questa geometria prodotta in volumi. Tramite l’acceleratore Alveo U280 CCIX di Xilinx, il tutto fornisce la connettività verso gli FPGA Virtex UltraScale+ di Xilinx con protocollo di interconnessione chip-to-chip CCIX. Ai clienti con carichi di lavoro intensi, CCIX assicura un notevole miglioramento della fruibilità dell’acceleratore, migliorando prestazioni ed efficienza dei datacenter, riducendo la barriera all’ingresso nei sistemi di infrastruttura server esistenti e ottimizzando il TCO (total cost of ownership) dei sistemi di accelerazione.
Disponibilità
La SDP Neoverse N1 sarà disponibile in lotti limitati dal secondo trimestre 2019. La piena disponibilità è prevista nei trimestri successivi. È possibile accedere allo stack software tramite i repository open source Linaro e GitHub, i quali offrono agli sviluppatori un’esperienza software Linux ottimizzata. La scheda di accelerazione Alveo U280 Xilinx, dotata di FPGA ad alte prestazioni con memoria integrata ad alta larghezza di banda (HBM) e di interfaccia CCIX, è già disponibile e può essere acquistata direttamente da Xilinx . Sono inoltre disponibili i flussi di implementazione e verifica SoC completi di Cadence, l’IP CCIX, PCIe Gen 4 e DDR4 e il Rapid Adoption Kit (RAK) Neoverse N1. Il tutto permette ai clienti di iniziare immediatamente a progettare SoC Neoverse basati su N1 utilizzando silicio TSMC a 7nm.
Contenuti correlati
-
Lauterbach supporta debug e tracciamento per le nuove CPU automotive Arm
Lauterbach ha annunciato il supporto da parte dei suoi strumenti TRACE32 delle CPU Automotive Enhanced (AE) di Arm. Si tratta dei processori di nuova generazione, basati su Armv9, Arm Neoverse-V3AE, Cortex-A720AE, Cortex-A520AE e Cortex-R82AE. Il supporto da...
-
Siemens e Arm: ambiente di simulazione pre-silicio per Arm Cortex-A720 AE
Siemens Digital Industries Software e Arm mostreranno il primo ambiente di simulazione pre-silicio per Arm Cortex-A720 AE per i Software Defined Vehicles (SVD). La nuova soluzione costituisce il primo ambiente di simulazione accelerata in grado di supportare...
-
Uno sguardo all’evoluzione delle Flash NOR
Le memorie Flash NOR esterne da 1,2 V di ultima generazione assicurano un maggiore risparmio energetico nei prodotti basati su SoC realizzati con geometrie inferiori a 10 nm Leggi l’articolo completo su EO 515
-
Cadence espande la licenza di Pfizer al software di molecular design
Cadence Molecular Sciences (OpenEye), una business unit di Cadence, ha annunciato che Pfizer ha firmato un accordo per estendere ed espandere l’accesso ai prodotti Cadence e ai kit di strumenti di programmazione per la progettazione molecolare avanzata....
-
Cadence amplia il portafoglio IP per il processo TSMC N3E
Cadence Design Systems ha ampliato la sua offerta di IP di progettazione estendendola al processo a 3 nm di TSMC (N3E). Queste soluzioni mettono a disposizione dei clienti un’ampia gamma di IP di memoria e interfacce ad...
-
Socionext annuncia la collaborazione con Arm e TSMC
Socionext ha annunciato una collaborazione con Arm e TSMC per lo sviluppo di un innovativo chiplet con CPU a 32 core ottimizzato dal punto di vista energetico e realizzato con la tecnologia da 2 nm di TSMC....
-
Virtuoso Studio Cadence supporta i flussi di riferimento RF e mmWave per i processi di TSMC
Cadence Design Systems ha collaborato con TSMC per integrare la nuova versione di Virtuoso Studio nei flussi di riferimento N16 mmWave e N6RF di TSMC. La società ha anche annunciato il supporto aggiuntivo per il flusso di...
-
Riconoscimento alla Innovation Zone europea di TSMC per gli HEMT ICeGaN di CGD
Il SoC HEMT GaN ICeGaN di Cambridge GaN Devices (CGD) ha ottenuto il riconoscimento “Miglior demo” alla Innovation Zone del 2023 Europe Technology Symposium di TSMC. CGD evidenzia che il suo ICeGaN , che è ora nella...
-
Cadence semplifica la progettazione da nodo a nodo e la migrazione del layout
Cadence Design Systems ha reso disponibile un flusso certificato di migrazione di progetto da nodo a nodo basato sul nuovo ambiente Cadence Virtuoso Studio alimentato da AI generativa. Il flusso è compatibile con i nodi avanzati di...
-
Lauterbach: supporto per i processori Arm della prossima generazione
Lauterbach ha annunciato il supporto, tramite TRACE32, dei più recenti processori Arm v9.2. Si tratta dei processori di prossima generazione Cortex-X4, Cortex-A720 e Cortex-A520 e il supporto di TRACE32 comprende comprende il debug simultaneo dei core eterogenei...