Altera ha annunciato il rilascio della versione 12.1 del software Quartus II, evoluta suite di sviluppo per la progettazione con CPLD, FPGA, SoC FPGA e ASIC HardCopy.
La release 12.1 supporta in modo ancora più efficace i flussi di progettazione ad alto livello mediante l’integrazione di un SDK per OpenCL e grazie ai miglioramenti apportati sia al tool per l’integrazione di sistemi Qsys sia all’ambiente di progettazione model based (basato su modelli) DSP Builder.
La versione prevede ulteriori migliorie tra cui un flusso di progetto con riconfigurazione parziale, nuovi core di proprietà intellettuale (IP) e un supporto ampliato per gli FPGA e i SoC FPGA in tecnologia da 28 nm.
L’insieme di tutti i miglioramenti consente agli utilizzatori di accelerare ulteriormente le fasi di sviluppo e implementazione di progetti che utilizzano i dispositivi di Altera, a vantaggio del time to market.
L’aggiunta di un SDK per OpenCL consente agli sviluppatori di sistemi e ai programmatori, in particolare coloro che hanno familiarità con il linguaggio C, di sviluppare applicazioni basate su FPGA ad alte prestazioni e bassi consumi utilizzando un linguaggio di programmazioni di alto livello aperto.
Al fine di semplificare ulteriormente la progettazione di sistemi, la nuova release di Quartus II prevede un core IP Interlaken 100G che consente il trasferimento di pacchetti dati ad alta velocità tra i chip (chip-to-chip) e un nuovo core IP per il monitoraggio delle tracce video utile nelle applicazioni di elaborazione di segnali video.